（译文 页数：21 字数：13400）Avalon的总线规范

概述
Avalon总线是一个简单的总线架构设计，用于连接芯片和周边组成一个系统芯片的可编程芯片（ SOPC技术） 。Avalon总线是一个界面，指定主控和被控端口之间的联系，并指定时间，使这些组件可以通信。
Avalon总线的主要设计目标有：
■简单-通过简短介绍提供一个易于理解的协议。
■优化资源利用总线逻辑-保护逻辑元件（LEs）内的可编程逻辑器件（PLD） 。
■同步操作-整合并存于同可编程逻辑器件的其他用户逻辑，同时避免复杂的时序分析的问题。
基本的Avalon总线处理传递单字节，双字节或双字（ 8 ， 16 ，或32位）之间的主从外设。经过传递完成时，总线可以立刻在下一个时钟来临时做出处理，无论是主从式或无关式。Avalon总线还支持先进功能，如潜伏期感知周边设备，流媒体周边设备及多种总线的持有者。这些先进的传输模式让多个单位的数据转移至周边在一个总线处理期间。
Avalon总线支持多种总线持有人。这种多主结构在建设SOPC系统中提供了极大的灵活性，并可以通过高带宽的外设。举例来说，一个周边持有者可履行直接记忆体存取（DMA）而无需用从外围的数据传输到记忆体这种途径。
Avalon总线主从双方相互沟通的技术叫仲裁。仲裁决定其中谁成为持有者，在发生多重持有者在同一时间试图访问同一从者。仲裁提供了两个好处：
(1) 仲裁细节被嵌在Avalon总线中。因此，主者和从者的接口都是一致的，不管总线上有多少的主者和从者。每个连接到Avalon总线的总线好像是唯一的持有者。
(2) 多重持有者同时可以通信，只要他们在同一总线周期没有访问同一从者。
Avalon的设计上已容纳了系统芯片的可编程芯片（ SOPC技术）的环境。Avalon总线是一个主动的，片上总线架构，在PLD内有逻辑和布线资源的总线。

目录

■简单-通过简短介绍提供一个易于理解的协议。
■优化资源利用总线逻辑-保护逻辑元件（LEs）内的可编程逻辑器件（PLD） 。
■同步操作-整合并存于同可编程逻辑器件的其他用户逻辑，同时避免复杂的时序分析的问题。