（论文 字数：17844 页数：47）摘 要：随着超大规模集成电路制造工艺逐步发展到纳米级，集成电路的制造成本越来越低，集成度越来越高，计算机系统的速度随之越来越快。但是在纳米级制造工艺取得累累硕果的同时，不断增加的电流密度和工作频率等问题使集成电路更容易受到瞬态故障的影响，同时也使摩尔定律所预测的未来芯片的发展速度受到了挑战。
为解决这些矛盾并使集成电路的发展速度迈上一个新的台阶，本文介绍了几种基于检查点和卷回操作技术的容错电路结构。这些结构通过在寄存器级设置硬件检查点，可以从瞬态故障中执行卷回操作从而快速恢复。我们采用检查点和卷回操作技术对一些小型电路以及大型标准电路进行了改进，之后用Cadence公司的仿真器LDV对这些改进后的电路进行了功能仿真和验证，并用Synopsys公司的综合器 Design Compiler对原始结构与改进后的结构进行了面积、时序等方面的分析、比较。
实验结果表明本文提出的结构用较小的硬件代价可以明显增强电路的容错能力和可靠性。此外，本文提出的方法可以与有限状态机拆分、状态编码和逻辑综合等最先进的优化方法相兼容。


关键词：容错,有限状态机,检查点,卷回操作

Abstract ：As the manufacturing technology for very large scale integrated circuits (VLSI) improves to the level of ‘ns’, the cost becomes lower, the degree of integration becomes higher, and the performance of computer system becomes more prominent. However, with the advances in circuit miniaturization, several problems, such as increasing current densities, working frequency and so on, make the circuits more susceptible to transient faults, and the famous Moore’s law, which stipulates that advances in lithography will lead to doubling chip density every 18 months, threatened.
To resolve these conflicts and make the level of integrated circuits improve more dramatically, this paper introduces several kinds of new structure of fault-tolerant circuits based on checkpointing and roll-back. The presented structure set hardware checkpoint at the register level and can recover from transient fault quickly. Some circuits, including a small-scale circuit and several large-scale benchmarks, are modified according to the presented structure, and then simulated by the simulator of LDV from Cadence. The improved circuits are also synthesized by Design Compiler from Synopsys, and the reports of timing and area are analyzed and compared with each other.
The result of simulation and synthesis shows that the presented structure can improve the ability of fault-tolerance and reliance of circuits significantly at a low expense of hardware. Moreover, the proposed approach is compatible with state-of-the-art methods for finite state machine (FSM) decomposition, state encoding, etc.


Keywords: fault-tolerance, finite state machine (FSM), checkpointing, rollback, critical path

目 录
中文摘要 I
英文摘要 II
引 言 1
第一章 绪 论 2
1.1 容错电路设计技术在我国的发展前景 2
1.2 容错电路的各种设计方法 2
1.3 基于检查点和卷回操作的容错技术在容错电路设计中的应用 3
第二章 综合与仿真概述 4
2.1 综合概述 4
2.1.1 综合的概念及分类 4
2.1.2 逻辑综合的基本概念以及步骤 5
2.2 综合工具DC(Design Compiler)简介 5
2.2.1 Design Compiler的功能 5
2.2.2 设计类型、输入格式和输出格式 6
2.2.3 用户界面 6
2.2.4 运用DC的设计步骤 7
2.2.5 运行及退出Design Compiler 8
2.2.6 Design Compiler常用命令 8
2.2.7 基本的综合流程 9
2.3 仿真概述 9
2.4 仿真工具LDV简介 10
第三章 基本概念及知识背景 15
3.1 时序逻辑电路的基本结构 15
3.2 检查点和卷回操作的概念 15
3.3 标准的容错电路结构 16
3.4 容错编码设计 17
3.5 简单的容错电路结构 17
3.6 门控时钟简介 18
第四章 检查点和卷回操作技术在实例中的应用 20
4.1 检查点和卷回操作技术在小型电路中的应用 20
4.1.1 原始电路分析 20
4.1.2 R2M1方案 21
4.1.3 R1M1方案 23
4.1.4 R2M2方案 26
4.1.5 综合效果比较 28
4.2 检查点和卷回操作技术大型电路中的应用 29
4.2.1 原始电路分析 29
4.2.2 对原始电路进行改进 30
4.2.3 仿真效果比较 32
4.2.4 综合效果比较 35
4.3 结论 36
第五章 总结和展望 37
5.1 总结 37
5.2 展望 37
参考文献 39
致谢 41

引 言
随着超大规模集成电路制造工艺逐步发展到纳米级，集成电路的制造成本越来越低，集成度越来越高，功能越来越强大，应用越来越广泛。电路集成度越来越高同时也导致计算机系统的计算速度随之越来越快，并使计算机成为我们现代生活不可分割的一部分。然而，纳米级制造工艺在使计算机系统性能得到大幅提高的同时，也引发了许多问题：
一方面，由于集成电路特征尺寸的减少、电源电压的降低、电流密度的增加和频率的升高等因素，现有的计算机系统对于接地反弹、电磁干扰等各种噪声干扰变得更加敏感[1][2][14]，发生瞬态故障的几率大大提高。研究表明计算机系统中80-90％的失效都是由于瞬态故障引起的[4][5][13][14]，这大大降低了计算机系统的可靠性。尤其是在例如火控、宇航等的特殊应用场合，由于宇宙射线和高能粒子的辐照作用，计算机系统内部电路产生的单粒子效应甚至可能引起致命的错误 [7][8][9][14]。另一方面，风光40余年的摩尔定律似乎已经走到了尽头，芯片集成度每18个月就会翻一番的增长速度也逐渐放慢[10][11]。甚至有人担心由于冷却技术、制造工艺以及不断增长的软错误率等方面的限制，现有的芯片集成度增长速度是否能够维持[12]。