（毕业论文 字数：5878页数：28）摘要：简要介绍了SA8027BICMOS芯片的功能、内部结构、引脚排列及典型的应用电路。SA8027 BICMOS芯片集成了可编程的分频器、充电泵和一个用来实现PLL的相位比较器。SA8027使用三节NiCd电池，额定电压为3V，VDDCP和VDD采用分离的电源，为模拟和数字电路提供了独立的电源和接地引脚。适用电压到VDD和VDDCP引脚被限制在3.6V。这电压在VDDCP必须大于等于VDD,但是不能大于指定的3.6V上限。SA8027工作时，VCO输入频率可达到2.5GHZ。合成器有全部可编程的主线，辅助设备和基准分频器。全部的分频器的分频比率都是通过一个3线串行编程总线实现的。主分频器是一个分频比为N的分频器，其总的分频比为512～65536。
关键字: 分频器,充电泵,相位比较器,锁相环路,合成器
Abstract ：It briefly introduced SA8027 BICMOS with function, internal structure, pin array and typical apply circuit. The SA8027 BICMOS device integrates programmable dividers, charge pumps and phase comparators to implement phase-locked loops. The device is designed to operate from 3 NiCd cells, with nominal 3 V supplies. Separate power and ground pins are provided to the charge pumps and digital circuits. The ground pins should be externally connected to prevent large currents from flowing across the die and causing
Damage. Voltage applied to the VDD and VDDCP pins are limited to 3.6 volts. The voltage at the VDDCP pin can be equal to or greater than that at the VDD pin, but not greater than the specified 3.6 volt upper limit. The SA8027 BICMOS operates at VCO input frequencies up to 2.5 GHz.The synthesizer has fully programmable main, auxiliary and reference dividers. All divider ratios are supplied via a 3-wire serial programming bus. The main divider is a fractional-N divider with programmable integer ratios from 512 to 65535.
Key word: dividers charge pumps phase comparators phase-locked loops synthesizer
目 录
1. SA8027 芯片简介------------------------------------------4
2. SA8027 芯片封装与引脚功能---------------------------------5
3. SA8027 内部结构与工作原理 ----------------------------------------------------7
3. 1 主分频比为N的主分频器---------------------------------------------------------8
3. 2 辅助分频器---------------------------------------------------8
3. 3 基准分频器---------------------------------------------------9
3. 4 相位检波器---------------------------------------------------10
3. 5 主输出充电泵和小树补偿电流-----------------------------------11
3. 6 小数补偿原理-------------------------------------------------11
3. 7 辅助输出充电泵-----------------------------------------------12
3. 8 锁定检测-----------------------------------------------------12
3. 9 低功耗模式---------------------------------------------------13
3. 10 串行编程总线-------------------------------------------------13
4. SA8027应用电路设计--------------------------------------------------------------------16
4. 1 环路滤波器的设计--------------------------------------------------------------------16
4. 2 RF/主环路滤波起设计例如GSM应用---------------------------------------------17
4. 3 典型性能 主合成器性能关于GSM应用------------------------------------------19
4. 3. 1 相位噪声--------------------------------------------------------------------------19
4. 3. 2 开关时间-----------------------------------------------------------------------------------------22
4. 3. 3 辅助合成器性能--------------------------------------------------------------------25
4. 4 评估板调整-----------------------------------------------------------------------------26
4. 5 评估板示意图--------------------------------------------------------------------------27
5. 总结-----------------------------------------------------------------------------------------------28
参考文献--------------------------------------------------------------------------------------------28
1. SA8027芯片简介
SA8027 BICMOS芯片集成了可编程的分频器，充电泵，和一个用来实现PLL的相位比较器。
SA8027被设计于低2. 7V起作用，使用三节NiCad电池，额定电压为3V，VDDCP和VDD采用分离的电源，为模拟和数字电路提供了独立的电源和接地引脚。适用电压到VDD和VDDCP引脚被限制在3.6V。这电压在VDDCP必须大于等于VDD,但是不能大于指定的3.6V上限。
SA8027工作时，VCO输入频率可达到2.5GHZ。合成器有全部可编程的主线，辅助设备和基准分频器。全部的分频器的分频比率都是通过一个3线串行编程总线实现的。主分频器是一个分频比为N的分频器，其总的分频比为512～65536。
这个充电泵电流（增益）是全部可编程的，Iset被一个外部的电阻所设置，在RET引脚（参照主要输出充电泵和补偿电流）相位/频率检波器充电泵输出供一个无源环路滤波器所用。
SA8027可以应用在500—2500MHz无线电设备、蜂窝式电话机（所有规格）、WLAN和便携式电池供应型无线电通信设备中。
关键特性：
低相位噪声
低电源
5或8的模块选择
全部可编程主线 ，辅助分频器
辅助合成器频率量程最大550MHZ
可编程标准的整数充电泵输出
快速锁定自适应模式
内部小数激励补偿
硬件和软件电源跌落
分离电源VDD和VDDCP
可编程环路滤波器带宽
2. SA8027芯片封装及引脚功能
SA8027采用TSSOP-20封装，引脚封装形式如图1所示，引功能如表1所列。
控制锁存器、相位检波器、主分频器、基准分频器和辅助分频器。各部分的工作原理叙述如
下：
3. 1 主分频比为N的主分频器
输出驱动一个前置放大器为第一个分频器提供时钟。对于单端操作，信号应该被馈送给其中一个输入端，而另外一个输入端则应AC接地。前置放大器有高输入阻抗，由引脚和韩盘电容控制。电路运行时，信号电平为-18～0dBm，频率可高达2.5GHZ。分频器由完全可编程的双极型前置分频器组成，总的分频比为512～65536。
一个主分频器周期完成时，将产生一个能够驱动主相位比较器的主分频器输出脉冲，另外通过NF值，分数累加器被增加。累加器通过FMOD设置为模Q工作模式。当累加器溢出时，全部的标度比N都增加为N+1，平均分频超过了Q主分频器周期（5或8），即
主分频器的输出将被分数相位波调制。相位脉动与小数累加器的内容是成比例的，并且被小数补偿充电泵调零。重新加载新的主分频器比率与主分频器状态同步，以避免引出相位干扰。
| 