您现在的位置:网站首页答辩论文工学论文电子论文

低功率实时小波CODEC 电路的设计

  • 简介:(毕业论文 页数:22 字数:7883 英文翻译)摘要:本文提出可能压缩和重建4:2:2 颜色VGA视频图像使用二维DWT 编码电路的体系结构和设计。为实时操作和低功率消耗, 我们修改传统Mallat 的分量编制程序方法减少在二维DWT上相当数量计算。运用修改过的方法, 二维...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载

(毕业论文 页数:22 字数:7883 英文翻译)摘要:本文提出可能压缩和重建4:2:2 颜色VGA视频图像使用二维DWT 编码电路的体系结构和设计。为实时操作和低功率消耗, 我们修改传统Mallat 的分量编制程序方法减少在二维DWT上相当数量计算。运用修改过的方法, 二维DWT 可能由二套一维DWT 的操作执行,不管分解层次的数量。我们采取舒张的列阵体系设计电路来实现我们的方法。我们的低功率实时编码电路设计了采用Verilog HDL 和制造了作为一块VLSI 芯片使用0.35毫米3.3 V CMOS 标准制作方法。我们做了一个简单的DVR 系统使用我们的编码芯片从硬盘存储,检索视频图象数据和监视实时操作系统。
关键字:编码;分量;存储;分解
Abstract
This paper presents the architecture and design of a CODEC circuit that can compress and reconstruct 4:2:2 color VGA video images using two-dimensional DWT. For real-time operation and low-power consumption, we modified the traditional Mallat’s sub-band coding method to reduce the amount of computation required in two-dimensional DWT. Using the modified method,two-dimensional DWT can be performed by two sets of one-dimensional DWT operations regardless of the number of decomposition levels. We adopted the systolic array architecture to design the circuit implementing our method. Our low-power real-time CODEC circuit was designed using Verilog HDL and fabricated as a VLSI chip using 0.35 lm 3.3 V CMOS standard cell process. We made a simple DVR system using our CODEC chip to store and retrieve the video image data to and from the hard disk, and observed successful real-time operations.

 

 

目录

1.介绍
2.二维分离小波变换
3.电路实施
4.实验性结果
5.结论

 

1.介绍
在控制犯罪方面,这些保安系统如DVD(数码录象机)的需求量已经大大的增加。移动通信系统,像手机目前很受欢迎。所有这些系统处理相当数量的录影数据。而且, 为了有更好的图象质量,增加从CIF(共同中间格式) 对VGA 图像的大小(录影图表列阵) 的处理。当映像点的数量在图像中变得更大, 计算时视频图像数据在压缩和重建成比例增加。增加的计算量使视频编码(编码器和译码器)设计在实时处理,即处理每秒传输30个图像帧数的录影编码电路。其它重要的问题是: 编码电路的电力消费将增加。本文提出体的体系结构并且可能在压缩和重建4:2:2 颜色VGA 视频图像时使用二维DWT(分离小波编码电路的设计变换)。为了实现实时操作和低功率消耗, 我们修改传统Mallat 的分量编制程序方法[ 1,2 ]为了减少在二维DWT相当数量的计算。运用修改过的方法,二维DWT 可能由二个不管分解水平数量的一维 DWT 操作执行。我们采取的舒张列阵体系 [ 3 ]实现我们电路设计的思想。这条电路根据Daubechies (5,3)过滤器[ 4-7 ] 并且进行所有同一层次上的一维DWT 操作。在编码上的量化,编码,解码电路都是基于算法上提出的。我们的低功率实时编码电路设计采用了Verilog HDL和在核实时使用Verilog Xl逻辑模拟器的节奏设计系统。我们制造的编码芯片使用三星电子公司的0.35 毫米3.3 V CMOS 标准电池过程。我们做了一个简单的DVR 系统使用我们的编码芯片存储和检索来自硬盘的视频图像数据并且实现实时操作系统的监测。在第二部分,为了减少计算,我们修改了二维DWT的方法。第三部分根据舒张的列阵结构描述编码电路的实现。实验性结果在第四部分被提出。最后在第五部分,结束本文。
2.二维分离小波变换
由Mallat提出运用二维DWT的方法, 原始的图像被分量分解。图1 说明分解结果。根据这个方法, 二维DWT可以通过一维DWT 算法分解完成。在我们convolve列与一维高通和低通过滤器的各个层次上, 保留其他列。 convolve 收到的信号的专栏与一维高通和低通过滤器一样, 保留其他专栏。依照图2的显示, 原始图像在一维DWT 的列方向被分解为低频率分量 L1和高频率分量H1。L1在一维DWT专栏方向再次被分解入LL1和 LH1。同样, H1在一维DWT 在专栏方向被分解为HL1 和HH1。这四个分量 LL1 、LH1 ,HL1,和HH1是分解在第一层次上的。在第二个层次, 唯一LL1通过规程和第一层次一样被分解为四个分量LL2 、LH2 、HL2, 和HH2。这个过程可能在高层次上被连续分解。

查看评论 已有0位网友发表了看法
  • 验证码: