| (页数:23字数:8862)摘要: 简要介绍了400兆赫兹低压PECL时钟合成器MPC9229的功能、内部逻辑结构、电气特性、程序设计、引脚排列、典型的应用电路以及引脚的封装形式。MPC9229是一3.3v具有兼容的、锁相环装置的时钟合成器，目标是为了高性能时钟发生在中点值到优越性能值且集远距离通信、网络和计算操作于一体的合成芯片。有着输出的频率从25兆赫兹到400兆赫兹和特定的配套的pecl输出信号，这设计满足最大量的时钟操作上的需要。 关键字：频率发生器 压控振荡器 串行接口 关行接口 电源滤波器 旁路电容 串联谐振 分频器 Abstract Brief Introduceation of 400MHz low Voltage PECL the clock synthesizer MPC9229 function, internal logical organization, the electrical specification, the programming, the pin arrangement, the model application electric circuit as well as the pin seal form. The MPC9229 is a 3.3V compatible, PLL based clock synthesizer targeted for high performance clock generation in mid-range to high-performance telecom, networking and computing applications. Withoutput frequencies from 25 MHz to 400 MHz and the support of differential PECL output signals the device meets the needs of the most demanding clock applications. Key words: Frequency generator vco Serial interface Parallel connection Power source filter Bypass electric capacity Series resonance Frequency divider 目录 1. 芯片简介………………………………………………………………………1 1.1 概述 …………………………………………………………………………1 1.2 特点 ………………………………………………………………………1 1.3 功能描述 …………………………………………………………………1 1.4 内部逻辑结构图 …………………………………………………………2 1.5 引脚介绍 ……………………………………………………………………4 1.5.1 管脚排列 …………………………………………………………………4 1.5.2 输出频率范围和锁相环柱分频器N …………………………………………5 1.5.3 一般规格 ……………………………………………………………………5 2. 电气特性 ………………………………………………………………6 2.1 绝对极限额定值 ……………………………………………………………6 2.2 直流特性 ……………………………………………………………………6 2.3 交流特性 ……………………………………………………………………7 3. 程序设计简介 ………………………………………………………………8 3.1 MPC9229的程序设计 ………………………………………………………8 3.2 MPC9229的频率工作围 ……………………………………………………9 3.3 输出频率范围 ……………………………………………………………10 3.9 例子频率演算………………………………………………………………10 4. 应用电路的设计 ………………………………………………………10 4.1 使用并行和串行接口 ……………………………………………………10 4.2 使用测试和校准输出试 ………………………………………………11 4.3 测试和调试配置 ………………………………………………………11 4.4 PLL旁路调试 ………………………………………………………12 4.5 串行接口时序图 ………………………………………………………12 4.6 VCC锁相环电源滤波器……………………………………………………12 5. 电源过滤 ………………………………………………………………13 6. 推荐布局 ………………………………………………………………13 7. 使用在晶体控制振荡器上…………………………………………………14 7.1 晶体控振荡器 ……………………………………………………………14 7.2 被推荐的水晶规格 ………………………………………………………15 8. 引脚封装 ………………………………………………………………16 8.1 引脚封装形式1 …………………………………………………………16 8.2 引脚封装形式2 …………………………………………………………18 9. 总结 ………………………………………………………………………20 参考文献 ………………………………………………………………20 1 芯片简介 1.1概述 MPC9229是一3.3v具有兼容的、锁相环装置的时钟合成器，目标是为了高性能时钟发生在中点值到优越性能值且集远距离通信、网络和计算操作于一体的合成芯片。有着输出的频率从25兆赫兹到400兆赫兹和特定的配套的pecl输出信号，这设计满足最大量的时钟操作上的需要。 1.2 特点如下： •25兆赫兹到400兆赫兹综合了的时钟输出信号 •不同的PECL输入 •LVCMOS兼容控制输入 •在芯片内晶体振荡器作为参考频率发生器 •3.3V 电源 •充分地集成锁相环 •最小的频率溢出 •串联的3线编程接口 •并行程序设计接口为通电 •32主角LQFP和28角PLCC芯片封装 •SiGe 技术 •四周温度范围为0摄氏度到70摄氏度 •MC12429芯片的引角与功能结构作用 1.3 功能描述如下： 外在石英晶体作为内部晶体控制振荡器的频率参考的依据。内部晶体控制振荡器的频率除以16然后再乘以锁相环频率。锁相环内的压控振荡器的工作频率范围为800到1600兆赫兹。它的输出区被配置一串联或并行的分频器电路进行分频。晶体振荡器频率为fxtal 、锁相环反馈分频器M和锁相环端分频器N决定其输出的频率。 锁相环的反馈回路是内回路。锁相环调整压控振荡器输出频率为4M倍，基准频率被压控振荡器的控制电压所调节。由于M的值(或太高或太低)，锁相环将不能完成锁相。如果压控振荡器频率是在指定的频率范围之内(800到1600兆赫兹)，则锁相环是稳定的。M值必须由连续或平行接口编程所得。 那锁相环端分频器Ｎ是通过串联或并行接口配置，并且可以提供四个分频比（1、2、4，或者8）当中的一个。这分频器扩展零件的性能提供一50%负载周期。这输出激励器是从分频器输出的差分驱动电路，并且能够驱动一对传输线其端接50Ω到 VCC_2.0V。由于内部的锁相环那正电源电压被隔离从电源中，为了使那磁心逻辑与输出驱动器的噪声导致感应抖动减到最小。 那结构逻辑电路有双节的∶串联的和并联的。那并行接口使用值在M[8:0]和N[1:0 ]输入端配置到内在的计算器。它是被推荐的复位系统为了保持P_LOAD输入端由低电平到高电平。在P_LOAD的低电平到高电平的转变中, 并行输入被归零。并行接口优先于串行接口。内在的负载电阻是为了接通那M[8:0]和N[1:0]输入端使那LVCMOS兼容的控制输入防止漂移。那串行接口以一个十四位移位寄存器为中心。输入时钟上升沿来临一次，则移位寄存器移位一次。 那串行输入S_DATA必须满足总体布置和保持同步按照说明在这个资料的交流特性部分。那锁存器将对移位寄存器进行锁位接通那S_LOAD输入的上升沿到下降沿。查看那正在编制程序部分不再通知。实验的输出反射不同的内部节点值，并且被Ｔ[2:0]的串行数据位所控制。为了使锁相环抖动减到最小、它被推荐避免有用信号而接通这次实验输出。 |
基于MPC9229 芯片简介及应用电路设计
查看评论
已有0位网友发表了看法