(毕业论文 页数:16字数:字数:5388)第1章 方案论证
按照系统设计功能的要求和性能的分析可以确定设计系统由AT89C2051单片机，D/A转换电路，复位电路，LED灯电路，时钟电路，键盘电路组成。AT89C2051是与8051兼容的CHMOS微控制器。其Flash存储器容量为2KB。与CHMOS工艺的80C51一样，具有空闲和掉电两种节电运行方式。DAC8032转换器微处理器是完全兼容的，具有8位分辨率的D/A转换集成芯片。复位电路在单片机RESET引脚上出现24个时钟振荡脉冲以上高电平，单片机几能实现复位。时钟电路为单片机产生时序脉冲，单片机所有运算与控制过程都是在统一的时序脉冲的驱动下进行的。键盘电路以开关状态来设置控制功能或输入数据的。
第 2章硬件设计
2.1单片机最小系统设计
1.复位电路利用电容器来充电，当加电时，电容C充电，电路有电流流过，构成回路，在电阻上产生压降，RESET引脚为高电平，当电容C充电满后，电路相当于断开，RESET的电位与地想同复位结束。它可以通过按键实现复位，按下键后，通过R1和R2形成回路，使RESET端产生高电平。按键时间决定复位时间。
2.时钟电路为单片机产生时序脉冲，单片机所有运算与控制过程都是在统一的时序脉冲的驱动下进行的。当采用内部时钟时，连接方法如上图所示，在晶振引脚XTAL1和XTAL2之间接入一个晶振源，两个引脚分别对地接一个电容即产生所需的时钟信号，电容的容量一般在几十皮法。
2.2单片机与D/A转换电路设计
1.AT89C2051是一个低电压，高性能CMOS 8位单片机，片内含2k bytes的可反复擦写的只读Flash程序存储器和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大AT89C2051单片机可为您提供许多高性价比的应用场合。同时AT89C2051的时钟频率可以为零，即具备可用软件设置的睡眠省电功能，系统的唤醒方式有RAM、定时/计数器、串行口和外中断口，系统唤醒后即进入继续工作状态。省电模式中，片内RAM将被冻结，时钟停止振荡，所有功能停止工作，直至系统被硬件复位方可继续运行。
AT89C2051是一个功能强大的单片机，但它只有20个引脚，15个双向输入/输出（I/O）端口，其中P1是一个完整的8位双向I/O口，两个外中断口，两个16位可编程定时计数器,两个全双向串行通信口，一个模拟比较放大器。
1.AT89C2051单片机性能如下：
8位CPU，工作电压范围2.7---6V，全静态工作方式：0—24MHZ，一个可编程串行口，有片内精密模拟比较器，2KB的Flash存储器。128KB的数据存储器，15根输入/输出线，2个16位定时/计数器，5个中断源，2个优先级。
2.AT89C2051的芯片引脚：引脚有40根减为20根，增加了一个模拟比较器。
3.AT89C2051软硬件约束：
AT89C2051由于引脚没限制，没有设置外部存储器接口，所以，对于外部存储器的读/写指令如MOVX等不起作用。由于ROM空间为2KB，所以，对于跳转指令要注意转移的目的地址范围，超出地址范围是时，将产生不可预见的错误结果。上电次序是在VCC，GND引脚加工作电压，RESET，XTAL1引脚接到GND，悬浮其他引脚，等待大于10ms以上时间。在RESET，P3.2引脚加高电平，在P3.3，P3.4，P3.5，P3.6，P3.7引脚加高点平，经P1.0---P1.7对000H单元加入数据字节，升高RESET到12V激活编程，使P3.2跳变一次，编程一个字节或加密位，校验以被编程数据，使RESET从12V降到逻辑电平“H”并设置P3.3---P3.7正确电平，可以在P1口输出数据。进行下一地址单元的字节编程，在XTAL1加一脉冲，使地址计数器加1。在P1口加入编程数据。

目 录
第1章方案论证 1
第2章硬件设计 2
2.1单片机最小系统设计 2
2.2单片机及D/A转换电路 2
2.3按键及LED灯电路设计 5
2.4总体电路图 7
第3章软件设计 8
3.1程序框图 ...8
3.2程序设计 …..9
第4章 设计总结 11
参考文献 13