(页数:15字数:4847)摘要：MPC9992是与3.3V电压兼容的，PLL基于PECL的时钟驱动器。使用SiGe技术，是一个完全微分设计以确保最小偏离度和PLL不稳定性能。MPC9992的性能适于制造工作站，主机和远程通信的理想器件。它的输出频率可达400MHz，输出偏离度低于100PS,因此能够满足大部分高要求的时钟应用要求。
MPC9992提供一个差动的PECL输入和一个晶体振荡器接口。所有控制信号都是与LVCMOS兼容的。
MPC9992具有一个同步脉冲输出端系统QSYNC。在输出端结构频率关系不是整数倍数的其他QSYNC系统当中，提供一个用于同步系统的信号。
MPC9992的是一种混合模拟/数字产品，模拟电路一般易受随机噪声的影响,尤其是如果这干扰从电源引脚加入时，影响更为严重。

Abstract：
The MPC9992 is a 3.3 V compatible, PLL based PECL clock driver. Using SiGe technology and a fully differential design ensures optimum skew and PLL jitter performance. The performance of the MPC9992 makes the device ideal for workstation, mainframe computer and telecommunication applications. With output frequencies up to 400 MHz and output skews less than 100 ps the device meets the needs of the most demanding clock applications.
The MPC9992 offers a differential PECL input and a crystal oscillator interface. All control signals are LVCMOS compatible.
The MPC9992 has a system synchronization pulse output QSYNC. In configurations with the output frequency relationships are not integer multiples of each other QSYNC .provides a signal for system synchronization purposes.
The MPC9992 is a mixed analog/digital product. Its analog circuitry is naturally susceptible to random noise, especially if this noise is seen on the power supply pins.


关键字： 时钟驱动器 晶体振荡器 同步脉冲发生器

Keyword: clock driver crystal oscillator  Synchronization pulse generator

摘要………………………………………………………………………………..3
1、器件特点………………………………………………………………………4
2、功能描述……………………………………………………………………....4
3、MPC9992 锁相环（PLL）结构……………………………………………..6
4、 功能表 （结构控制）………………………………………………………6
5、引脚结构 ……………………………………………………………………..7
6、 绝对最大额定值…………………………………………………………….7
7、一般技术要求…………………………………………………………………8
8、直流特征………………………………………………………………………9
9、交流特征………………………………………………………………………10
10、应用信息……………………………………………………………………11
11、电源滤波器…………………………………………………………………12
12、封装尺寸……………………………………………………………………14
13、结论………………………………………………………………………...15
14、参考文献……………………………………………………………………15

1、器件特点
●7个微分输出口、基于PLL的时钟发生器
●SiGe技术支持最低限度的输出偏离度 (max.100PS)
●支持最多两个输出频率,最高时钟频率达 400MHz
●可选择晶体振荡器接口和PECL兼容的时 钟输入
●同步脉冲发生
●PECL兼容的微分时钟输入和输出
●采用3.3v电压(PECL)供电
●工作环境温度范围为0oC至70oC
●采用标准32引脚的LQFP封装
●引脚及其功能与MPC992相兼容
2、功能描述
采用PLL锁相环技术的MPC9992频率锁定输入,它的输出的可作为基准时钟输入。基准时钟和反馈通道分频器决定压控振荡器频率,两者选择必须与VCO频率范围相匹配.MPC9992的可编程特征频率描述了频率波段输出与输入/输出之间的关系。 输出频率比可实现2:1，3:1，3:2和5:2。两个波段的输出和分频器反馈频率是可以由FSEL[2:0]引脚来实现可编程。VCO_SEL引脚可用于PLL频率范围的扩展。
同步脉冲发生器监控QA与QB输出波段之间的相位关系. 同步发生器输出信号必须与两个输出组边缘一致。 在输出频率之间这个特征具有非二进制关系.
REF_SEL选择不同的引脚输入或与PECL相兼容晶体振荡器接口作为基准时钟控制信号。 PLL_EN用于控制选择PLL的旁路装置作为测试和检验。 在这种装置当中，选择参考时钟是通过PLL的旁路装置直接送到分频器的输出端。 PLL旁路装置避是静态的，最低频率时钟技术要求与其他PLL特性在此装置当中不应用。
MPC9992需要用外部的信号来重新启动，并能恢复PLL中断参考输入信号。复位信号的输入将迫使所有的输出口变为低电平。
MPC9992是完全与3.3V电压相兼容的，外部不需要任何环路滤波元件。 差动时钟输入(PCLK)是与PECL相兼容的，以及所有的控制输入与LVCMOS控制信号兼容，输出提供的PECL兼容电平能够驱动终端50Ω传输线。
器件的引脚和功能与MPC922相兼容的，并且是采用一个32引脚的LQFP封装 。