一种Δ-∑模数转换器中梳状滤波器的设计 (毕业论文51页、18941字)
摘要：Δ-∑A/D转换器以其高精度和易于用标准数字CMOS 工艺实现的特点而被广泛应用。数字抽取滤波器是它的重要组成部分,通常采用多级结构来实现。由于梳状滤波器是一种结构简单的线性相位FIR滤波器，所以通常被用作数字滤波器的第一级。文中设计了一种梳状滤波器，该滤波器用于Δ-∑模数转换器中数字滤波器的第一级，以级联结构实现，在每一级中采用多相分解结构，以此减小滤波器的功耗和面积。滤波器电路采用Verilog HDL设计，通过ModelSim进行调试与功能仿真，然后将仿真结果导入MATLAB进行频谱分析。分析结果表明该阻带衰减达到了100 dB，系统达到了功能要求。最后用综合工具Synplify Pro 7.3对代码进行综合与优化，生成了综合网表，证明该滤波器系统可以综合。

关键词：Δ-∑；抽取；梳状滤波器；多相分解
 
The Design of a Comb Filter in Delta-Sigma Analog-to-Digital Converter
Abstract：The Delta-Sigma Analog-to-Digital converters are applied widely by its characteristics of high accuracy and realized by the standard digital CMOS craft easily; The digital decimation filter taking the important constituent in the Delta-Sigma Analog-to-Digital converter is realized by the multistage structure. Because the comb filter is a FIR filter which owns linear phase and simple structure, and usually serves as the first stage of the digital filter. In this paper, a comb filter which takes the first stage of the digital filter in the Delta-Sigma converter is designed with cascade structure which is realized by polyphase decomposition structure in every stage to reduce the power consumption and area. The circuit of the filter is designed with Verilog HDL, the codes are debugged and simulated in ModelSim, and then the frequency spectrum is analysed by the result of simulation in MATLAB. The analysis result shows that the system has achieved the function request, and the weaken of the stop-band has achieved 100 dB. At last, the codes are synthesized and optimizated by the synthesis tool of Synplify Pro7.3, a synthesis net table is produced to show that the filter system can be synthesized.

Key words：Δ-∑，　downsample，　comb decimation filter，　polyphase decomposition 

 
目  录
第1章  绪　论 1
1.1  背 景 1
1.2  设计的主要工作 1
第2章  模数转换理论分析 2
2.1  传统模数转换器 2
2.1.1  逐次逼近型转换 2
2.1.2  积分型转换 2
2.1.3  并行转换 3
2.1.4  流水线转换 3
2.1.5  折叠差值转换 3
2.2  Δ-∑模数转换器 4
2.2.1  Δ-∑模数转换器原理 4
2.2.2  Δ-∑ADC特点 8
第3章  梳状滤波器的结构设计 10
3.1  抽取滤波器原理 10
3.2  梳状滤波器原理 11
3.3  梳状滤波器结构 14
3.4  结构仿真 14
3.4.1  直接级联型 15
3.4.2  IIR-FIR结构 15
3.4.3  FIR2结构 16
3.4.4  多相分解结构 17
3.5  结构比较与验证 18
第4章  梳状滤波器的Verilog HDL设计 22
4.1  Verilog HDL简介 22
4.2  Verilog HDL设计 22
4.2.1  功能模块设计 23
4.2.2  系统设计 27
4.3  梳状滤波器性能分析 30
4.4  滤波器前端综合 32
结  论 33
致  谢 34
参考文献 35
附录1  Verilog HDL代码 37
附录2  综合电路 44

 
第1章  绪　论
1.1  背 景
随着计算机、通信和多媒体技术的飞速发展，电子产业已经形成了以数字技术为主体的格局，特别是半导体产业显的尤为突出。半导体技术数字化和集成化的日益提高，在推动微控制器（MCU）、数字信号处理器（DSP）、微机械电子系统（MEMS）的发展中，也推动了“嵌入” 或“隐性”模数转换技术的发展[1]。在这些因素的影响下，人们已经开始利用一颗芯片来实现完整的系统，凭借数字信号处理技术可靠的精度、完美的再现性、更大的灵活性等优良特性，实现了介于模拟技术与数字系统之间的接口—模数转换器。虽然模拟部件与数字部件的集成具有诸多好处，但是在关键功能中使用纯模拟芯片将会使性能得以提升，这样就推动了模数转换技术朝着高精度、高速度的方向迈进[2]；而且模数转换器（ADC）的性能常常决定了系统的性能。
如今，A/D转换器的发展趋势主要有以下特点[2]：结构不断简化；转换速度提高；高速下尽可能的提高分辨率。
采用过采样Δ-∑模数转换形式可以在提高速度的同时更有效地提高转换器的分辨率，而且其精度已经达到了24位以上。 在过采样Δ-∑A/ D变换器中, 抽取滤波器将经整形后的过采样信号的带外噪声滤除并将抽样频率降低到基带信号的奈奎斯特频率, 最终得到高精度的数字信号, 通常采用多级结构来实现抽取滤波器, 由于梳状滤波器的结构简单以及其频率响应特性，通常用于第一级；其后各级则为 FIR抽取器。
1.2  设计的主要工作
本设计的主要工作是完成Δ-∑ADC中数字抽取滤波器结构的第一级—梳状滤波器的设计,该梳状滤波器工作频率最高，所以功耗是最先要考虑到的。文中对级联顺序不同的几种梳状滤波器结构进行了功耗与面积的分析，力求达到最优化的面积、功耗。首先，在MATLAB环境中进行不同结构梳状滤波器的模块搭建，并搭建Δ-∑调制器模型以获取梳状滤波器的输入信号；然后，采用Verilog HDL设计滤波器，在ModeSim中进行调试与功能仿真，然后将仿真结果导入MATLAB进行频谱分析；最后将滤波器代码导入Synplify Pro 7.3中进行综合与优化。