基于异步SRAM（IS61LV25616AL）的乒乓缓存控制器设计 （毕业设计46页、16593字）+图+程序

摘要：本文在研究FPGA的特点与VHDL语法结构及其优点的基础上，为解决大容量数据的缓存，针对FPGA中内部Block RAM有限的缺点，分析比较了FIFO、双口RAM、乒乓缓存结构几种电路的优缺点，提出了将FPGA与外部SRAM（IS61LV25616AL）相结合来改进设计的方法。讨论了乒乓缓存控制器的结构和原理以及实现， 而其核心的就是乒乓缓存控制器（包括读地址产生器，写地址产生器和数据切换电路，实现存储矩阵的行－列转置，读出数据的并－串转换）。还介绍了在QuartusⅡ6.0开发平台上，以FPGA开发板为基础进行了仿真和调试。通过调试证明该系统可以作为后续进一步开发扩展使用。

关键词：FPGA；SRAM；乒乓缓存控制器；数据存储

 
The Design of Ping-pang Cache Controller Based on Asynchronous SRAM(IS61LV25616AL)
                                                     
Abstract：Based on the advantage of a programmable logic device， the character of FPGA， the grammatical structure and advantages of VHDL are introduced， in order to solve the cache of large capacity data storage， aim at the limited shortcoming of internal Block RAM in FPGA ，some advantages and disadvantages about FIFO， Dual Port RAM， ping-pong buffer circuit structure are analyzed and compared. This paper put forward the improvement method that combines FPGA to the external SARM， and discuss the ping-pong cache controller structure and principles. Its core is the ping-pong cache controller (including the Read addresses generator， write address generator and data switching circuit; the realization of the Storage Matrix transposition， and the data-conversion Series).The QuartusII6.0 platform, simulation and debug are introduced .Through debugging，it is proved that the system could be further developed as a follow-up extensions.

Key words：Field Programmable Gate Array (FPGA)， Synchronous Random Access Memory（SRAM），ping-pang cache controller， data storage

目  录

第1章  绪  论 1
1.1 论文选题的背景及研究意义 1
1.1.1  论文选题背景 1
1.1.2  论文选题目的及其意义 3
1.2 论文的主要结构 3
第2章 可编程逻辑器件与VHDL语言 5
2.1 可编程逻辑器件 5
2.1.1 可编程逻辑器件的优点 5
2.1.2 FPGA与CPLD的比较 5
2.1.3 FPGA的工作原理及结构 6
2.2 VHDL简介 8
2.2.1 采用VHDL的原因 9
2.2.2 VHDL语句结构与语法 10
第3章 SRAM介绍 12
3.1 SRAM的分类 12
3.2 IS61LV25616AL功能简介 14
3.3 小结 15
第4章SRAM乒乓控制器的设计实现 16
4.1设计方案的确定 16
4.2 乒乓的处理系统结构 16
4.3 乒乓缓存结构的原理及特点 17
4.4 SRAM乒乓缓存控制器的理论设计 18
4.5 乒乓存储器的具体实现 19
4.5.1时钟的控制 19
4.5.2 WE控制信号产生 20
4.5.3 写地址模块 20
4.5.4 读信号的产生 22
4.5.5 读地址模块 22
4.5.6 乒乓存储模块 25
4.6 乒乓控制器的生成 26
4.7 小结 27
第5章 程序的仿真及调试 28
5.1 调试所用工具简介 28
5.2程序的仿真 29
5.3 调试 31
5.3.1调试条件 31
5.3.2调试步骤 32
5.4 调试中遇到的问题及其解决 34
5.5 小结 34
总  结 34
致  谢 36
参考文献 37
附  录 38
 
第1章  绪  论
1.1论文选题的背景及研究意义
1.1.1  论文选题背景
本课题是来自九州应用电子技术有限公司横向技术开发项目彩色LED大屏幕控制系统。而本题目就是其中的一个难点，由于存储数据量非常大，故而选择乒乓缓存来控制其数据的传输。该乒乓缓存控制器采用FPGA实现。该缓存用的是SRAM静态存储器，最后以LED显示屏作为验证平台。以下针对现状分别作出阐述。
（1）FPGA技术的发展现状
自从1984年Vilinx公司发明了现场可编程门阵列FPGA（Field Programmable Gate Array），加上其他可编程逻辑器件，如GAL（Generic Array Logic），EPLD（Electrical Programmable Logic Device），CPLD（Complex Programmable Logic Device）等，给电子系统设计带来了革命性的转变。FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。 FPGA具有类似门阵列或ASIC（Application Specific Integrated Circuit）的结构，内部由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O口，其功能单元可实现多数TTL74LS系列器件功能，同时可支持TTL和CMOS电压输入，一些系列的产品还提供一定规模的存储块，包括单口或多口RAM，ROM，FIFO缓存器。这些特点给用户提供了很大的自由度去实现所设计的专门用途的集成化数字电路，其外围电路简单，高度灵活的用户现场编程方式，现场定义高容量数字单片系统能力，能够重复定义、反复改写的新颖功能，将电子应用设计工程师多年来梦想变成现实。这就是：在实验室里，在电脑系统面前，现场设计、现场编程、现场配置、现场修改、现场验证，从而在现场实现数字系统的单片化设计和应用。着意味着无需更改电路，只要改写FPGA内部功能，整个系统又可以实现新的功能，即一个最小的芯片方案可以转换来执行多个功能，硬件的配置变得如同软件一样，方便灵活，而其速度、集成度也随着VLSI工艺发展而迅速提高，而测试和计算机仿真验证以后，可以直接下载到FPGA里面去。可以看到在新世纪，以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。1.随着便携式设备需求的增长，对现场可编程器件的低压、低功耗的要求日益迫切。2.芯片向大规模系统芯片挺进，力求在大规模应用中取代ASIC。3.为增强市场竞争力，各大厂商都在积极推广其知识产权IP库。4.动态可重构技术的发展，将带来系统设计方法的转变。
（2）SRAM的发展现状
静态随机存取存储器(SRAM)多年来被广泛应用于各种场合。凡是需要快速存取数据的应用，特别是在要求初始存取等待时间很短的情况下，都会考虑使用SRAM，这已经成为一个常识。历史上SRAM市场曾经几度起伏，大多数时候，整个市场需求量会因为一个新的SRAM应用而暴涨。
在过去的几年中，SRAM市场由于种种原因急剧萎缩。市场调查数据显示，SRAM市场容量已从2000年的60亿美元缩小到目前的十亿美元。市场容量的缩减也导致了供应商格局的变化，使得各领先厂商的SRAM部门收入增长潜力受到限制。从技术的角度来说，与竞争技术(例如SDRAM甚至RLDRAM)相比，SRAM仍然具有最短的初始存取等待时间。而其他产品的初始存取等待时间很难做到5个周期以内，而在SRAM的许多典型应用中，超过三个周期的等待就是不可接受的了，特别是网络和电信应用领域。另一方面，由于重新进行系统设计的高额成本，很多老的设计仍在使用SRAM并会继续使用相当长的一段时间。
过去几年中，SRAM供应商也针对不同应用需求开发了很多不同种类的SRAM。例如，高端网络设备需要很高速度的同步SRAM来为各类系统提供G级带宽。相信高速和超高速SRAM未来还将继续发展。这一驱动力源自于电信应用领域对更高频率的同步SRAM的持续需求。时钟速度已经从66Mhz提高到了300Mhz。为了向客户提供更多的带宽，同步SRAM产生了很多不同的架构，包括NoBL(无总线等待时间)，QDR(四倍数据率)，QDRII，以及现在的QDRII+。作为SRAM市场的领导者，赛普拉斯发起创立并从一开始起就是QDR联盟的成员。赛普拉斯还是第一个提供72M Sync/NOBL 和 QDR SRAM的供应商，这是世界上最大的SRAM。SRAM的另一分支是异步SRAM。这类SRAM不像同步SRAM那样依靠时钟输出数据，而是在某一特定时间内保证读写数/据。最老一代的SRAM是快速异步SRAM，速度一般在10ns~20ns。这些SRAM广泛应用于DSL、IP电话、BTS、VOIP、开关、医疗系统、打印/传真机、汽车导航系统等等。快速异步SRAM的顶级供应商包括赛普拉斯、三星和瑞萨。然而，作为“长寿”策略的一部分，只有赛普拉斯保持了最丰富的产品线。赛普拉斯至今仍向客户供应4Kb SRAM，这一产品20年前就投产了。
1.1.2  论文选题目的及其意义
随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现，FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中，经常会遇到需要大容量的数据存储的情况，针对FPGA中内部Block RAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法。该毕业设计的技能分析是解决实际问题能力的一个重要环节；通过毕业设计，使学生对FPGA的设计有深刻的了解，充分利用所学的专业知识，理论联系实际，独立开展工作。
毕业设计的具体目的有：
1 培养学生综合运用所学知识和技能，解决设计中所遇到的困难，并用QuartusII软件解决实际应用中的问题；
2 培养学生调查研究与信息收集，整理的能力；
3 培养和提高学生的自学能力和计算机软件实际应用能力；
4 培养和提高学生的设计，报告等编写能力；
5 培养学生的创新意识，求实的科学作风以及刻苦钻研的精神。
1.2 论文的主要结构
在阅读了大量资料明白本论文主要研究的是面对需要大容量的数据存储的情况，针对FPGA中内部RAM有限这个缺点，本文提出了将FPGA与外部静态存储器（SRAM）相结合的设计方法。本论文的结构安排如下：
第1章 主要介绍本课题的背景、目的及其意义。
第2章 主要介绍现场可编辑逻辑器件（其中比较了FPGA与CPLD）与VHDL语言的结构及其优点。
第3章 了解并介绍了SRAM的分类及其（IS61LV25616AL）的特点。
第4章 介绍了乒乓缓存控制器的设计思路及其实现。
第5章 程序的仿真及其调试，及在调试过程中遇到的问题及解决办法。