1．芯片简介
ADF4007是一种高频率分频器/pll（锁相环）合成，它能应用于变化通信应用领域，在射频领域它的运行频率达到7.5G赫兹，而在pfd(频率检波器)领域它的频率达到120兆赫兹。它由一个低噪音的数字pfd(频率检波器)组成，一个电荷放大器，和一个分频器，分频器的作用能够移动是依靠两个两个外部控制引脚来移动到四个引脚（8，16，32，64）。分频器应该一直连接到2引脚，一些外部ref（输入）频率可以高答240兆赫兹。
Abstract
The ADF4007 is a high frequency divider/PLL synthesizer that can be used in a variety of communications applications.It can be operate to 7.5 GHz on the RF side and to 120 MHz at the PFD.It consists of a low noise digital PFD 9phase frequency detector),a precision charge pump,and a divide/prescaler.The divide/prescaler value can be two external control pins to one of four values (8,16,32,or64).The reference divider is permanently set to 2,allowing an external REFin frequency of up to 240 MHz.
1.1 ADF4007D重要电气特性
测试条件：AVDD=DVDD=3(1+/-10%)V, AVDD50伏/ 微秒
REFIn输入电容 10 PF max
REFIn输入电流 +/-100 微安max
多路复用器
多路复用器频率 200 MHz max CL=15PF
电荷放大器
ICP频率 低电平/典型 5.0 毫安 typ With RSET=5.1千欧
绝对精确度 2.5 % typ With RSET=5.1千欧
RSET范围 3.0/11 千欧 typ
ICP三态漏电流（典型） 10 nAmax TA=85摄氏度
反向电流和源电流匹配
ICP比VCP 1。5
ICP比温度 2
逻辑输入
VIHF输入高电平 1。4 V min
VIHL输入低电平 0。6 V max
输入电流IINH/IINL +/-1 毫安max TA=25摄氏度
输入电容CIN(PF) 10 PF max
逻辑输出
VOH输出高电平 VDD-0。4 V min IOH=100微安
VOL输出低电平 0。4 V max IOL=500微安
电源电压
模拟电源电压 2。7/3。3 V min/ max
数字电路电源电压 AVDD
充电泵电源供应 AVDD/5。5 V min/ max AVDD〈=VP〈=5。5v
低功耗模式IDD(AIDD+DIDD) 17 毫安max 15毫安typ
IP 2。0 毫安max TA=25摄氏度
躁声特性
相位躁声频率 -219 DBc/Hz typ
1.工作范围温度（B）型在-40摄氏度到85摄氏度......

1. ADF4007芯片简介
2. ADF4007芯片封装与引脚功能
3. ADF4007内部结构与工作原理
4。ADF4007应用电路设计
5. 总结
6.参考文献

１.黄智伟．射频集成电路芯片原理与应用电路设计[M].北京：电子工业出版社 ．2004年3月
2. 黄智伟．无线发射与接收电路设计[M].北京：北京航空航天大学出版社．2004年5月
3. 章燕翼．现代电信名词术语解释[M].北京：人民邮电出版社．2004年
4. 黄智伟．无线数字收发电路设计[M].北京：电子工业出版社．2004年
5. Atmel Inc.Smart RF Wireless DATA Transmitter AT86RF401
(Rev.1424A 7/18/00)[DB/OL].www.atmel.com 2001年5月
6. 宋建国．AVR 单片机原理及应用[M].北京：北京航空航天大学出版社．1998年

PLL是Phase-Locked Loop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（Charge Pump）、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示：