1． 芯片简介：MPC9230 是3.3 V 兼容, PLL 基于的时钟合成器被瞄准为高性能时钟世代在中等长度范围对高性能电信, 网络和计算的应用。 以产品频率从3.125 MHZ到900 MHZ有差别的LVPECL 输出信号支持设备适应所需时钟应用的需要。芯片特性：. 3.125 MHZ到900 MHZ合成时钟输出信号。． 有差别的LVPECL 输出。． LVCMOS 兼容控制输入。． 在芯片晶体振荡器控制为获得参考频率。． 选择LVCMOS 兼容参考输入。． 3.3V 电源。． 充分地应用PLL。． 适宜小频率。． 连续3-wire 编程的接口． 并行程序设计接口为通电． 2-lead LQFP和28-leadPLCC封装． 2-lead和28-lead 的自由封装。． iGe 技术． 四周温度范围（00 C-700C）。． 对MC12430兼容。2． MPC9230芯片功能介绍 内部的晶振是由于外在石英来做为基本参考频率。内部的晶振被分为了16份，再增加到PLL。VCO带动PLL运转超过了一个范围800MHz到1600MHz。它的输出比例是通过一个结构为串行接口也是并行接口的分频器实现的。这个晶振频率为 fXTAL，PLL反馈分频器M同时OLL传输分频器N来决定这个频率输出。PLL的反馈通道是内部的。PLL通过调结点VCO控制电压来调结点VCO输出频率为8。M倍参考频率。对于一些PLL的增益M（不论太高或者太低）都不会达到锁定阶段。如果VCO在描述的VCO频率范围内（800到1600MHz），PLL将会稳定。M增益会被串行或者并行接口所编写。PLL的输出分频器N是被串行的或者并行接口来构造的，能按比例分成4分之1个部分（1，2，4，或8）。分频器通过扩大执行这个部分，能同时提供50%的循环周期。输出控制器并不同于输出分频器，它有能力控制一对输出线路终止到50欧姆和2伏Vcc。国际上为PLL提供输出电压都被分成提供电压的逻辑核心和输出控制器把噪声减少到最小程度。逻辑结构有两个部分：串行的和并行的。并行用增益达到M[8：0]和N[1：0]输入到这个内部的计数器。系统重置警告是按住P_LOAD输入低电平直到电源变为正确的。在P_LOAD低高转变上，并行的输入会被抓住。并行接口将会优先串行接口。内部的输入电阻要被提供在M[8：0]和N[1：0]输入和阻止LVCMOS兼容控制输入漂移。串行接口的中心在14BIT转移登记......
1. MPC9230芯片介绍2. MPC9230芯片功能介绍3. MPC9230芯片结构图和引脚介绍4. 基于MPC9230芯片的应用电路设计5．电路的具体功能实现6．总结 参考文献
1．“900MHZ Low Voltage Lvpecl Clock Synthesizer”---------------------Freescale Semiconductor,inc,2005,All rights reserved------------www.freescale.com2． 李广第 朱月秀等 单片机基础（修订本） 北京航空航天大学出版社。2001年3． 章燕翼．现代电信名词术语解释[M].北京：人民邮电出版社．2004年
本设计是以 mpc9230作为频率控制器的低电压LVPECL时钟合成器，具有适应温度大（00 C-700C）频率变化宽的特性（3.12MHZ-900MHZ）.适宜频率要求高低功耗的电路设计应用。本设计重在应用MPC9230控制芯片。在设计中重点介绍了次芯片功能了和实现。
目录