（1）芯片简介：模拟器件上市抖动值最大仅250fs的时钟分配IC－AD9510 (121)
　美国模拟器件公司日前上市了抖动值最大仅250fs的时钟分配IC“AD9510”。具有4个LVPECL（Low Voltage Positive Emitter Couple Logic）输出端子，4个可选择LVDS与CMOS其中任一种的输出端子。抖动值最大250fs是指在使用LVPECL的情况下。利用LVDS或CMOS输出时的抖动值最大为300fs。
　　支持最大1.5GHz的时钟输入。输出时钟信号的频率方面，在LVPECL与LVDS下最大800MHz，在CMOS下最大250MHz。4系统的LVDS或CMOS的输出中有2个能够设置1ns～10ns的延迟时间。各时钟的分频器可按从1自32的任意整数比进行设置。采用64引脚LFCSP封装。采用双极CMOS工艺生产。
　　该产品主要面向移动电话基站和使用光纤的通信收发设备等需要高速信号处理的通信设备和测量设备。
Chip synopsis ：Simulates the component to go on the market the vibration value most greatly only 250fs clock to assign IC - AD9510 (121)
The American simulation component company went on the market the vibration value most greatly only 250fs clock to assign IC on the other day "AD9510". Has 4 LVPECL (Low Voltage Positive Emitter Couple Logic) the output terminal, 4 may choose LVDS and CMOS no matter what one kind of output terminal. Vibration value biggest 250fs is refers in uses LVPECL in the situation. Using LVDS or time the CMOS output vibration value is 300fs most greatly.
Support biggest 1.5GHz clock input. Output clock signal frequency aspect, under LVPECL and LVDS biggest 800MHz, under CMOS biggest 250MHz. 4 systems LVDS or in the CMOS output has 2 to be able to establish 1ns ~ 10ns the delay time. Various clocks frequency divider may according to from 1 carry on the establishment from 32 free integers ratios. Uses 64 pins LFCSP seal. Uses the double-pole CMOS craft production.
This product mainly faces the mobile phone base depot and uses the optical fiber the correspondence receiving and dispatching equipment and so on to need the high speed signal processing the communication facility and the measurement equipment. 。
AD9510的主要电气特性：
AD9510的PLL特性Table1
参量 最小值 Typ
最大值 单位 测试环境
涉及的输入
输入频率
输入灵敏度
Self-Bias电压，REFIN
Self-Bias电压，REFINB
输入电阻，REFIN
输入电阻，REFINB
输入电容
0
1.45
1.40
4.0
4.5
150
1.60
1.50
4.9
5.4
2
250
1.75
1.60
508
6.3
MHz
mV p-p
V
V
kΩ
kΩ
pF
REFINSelf-bias 电压 1.
REFINSelf-bias 电压 1
Self-biasED
Self-biasED
相位/频率检波器（PFD）
PFD输入频率
PFD输入频率
PFD输入频率
反相脉冲宽度
反相脉冲宽度
反相脉冲宽度
1.3
2.9
6.0
100
100
45
MHz..

1. AD9510芯片简介
2. AD9510芯片封装与引脚功能
3. AD9510内部结构与工作原理
4. AD9510应用电路设计
5. 总结
参考文献

1． 黄老 师给的资料—— AD9510 1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Eight Outputs
2. 黄智伟．无线发射与接收电路设计[M].北京：北京航空航天大学出版社．2004年5月

这AD9510包括PLL部分与分配部分。假如设计这PLL部分应该独立与分配部分。AD9510有一个完整的PLL核心模块，仅仅只需要一个外部环路和压控或可变晶体振荡器。这PLL是基于ADF4106设计的的。PLL具有低相位噪声优点，与 ADF4106 比较，不同之处是它的REFIN与CLK多了不同的输入，一个不同的控制寄存器结构。其允许N计数器记数到一。在高PFD率方面的功能有了改进。