一、电路原理方框图和设计概论
数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。原理方框图如图1所示
二、设计任务和要求
1．采用LED显示累计时间“时”，“分”，“秒”。
2．具有校时功能。
3．具有整点报时功能。要求整点前鸣叫五次低音（500HZ左右），整点时再鸣叫一次高音（1000HZ左右），共鸣叫6响，两次鸣叫间隔0.5s。
三、单元电路设计
1.秒信号发生器
秒信号发生器是数字电子钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器产生的脉冲经过整形、分频获得1Hz的秒脉冲。常用的典型电路如图2所示
CD4060是14位二进制计数器。它内部有14级二分频器,有两个反相器。CP1（11脚）、 (10脚)分别为时钟输入、输出端,即内部反向器G1的输入、输出端。图中R为反馈电阻(10MΩ~100MΩ),目的是为CMOS反相器提供偏置,使其工作在放大状态。C1是频率微调电容,取5/
30PF,C2是温度特性校正用电容,一般取20~30 PF。内部反相器G2起整形作用,且提高带负载能力。石英晶体采用32768Hz的晶振,若要得到1Hz的脉冲,则需经过15级二分频器完成。由于CD4060只能实现14级分频,故必须外加一级分频器,可采用CD4013双D触发器完成......

目录
一、电路原理方框图和设计概论
二、设计任务和要求
三、单元电路设计
四、元件明细表
五、调试要点
六、课程设计总结
七、参考资料

1. 《电子电路设计与实践》，姚福安著；
2. 《数字电子技术基础》，焦素敏编著；
3. 《综合电子设计与实践》，王振红、张常年编著；
4. 《电子技术课程设计指导》，彭介华编著。
5. 《实用最新电子电路200例》，谢自美等编著

数字电子钟的电路系统由秒信号发生器、“时、分、秒”计数器、译码器显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统时基信号，它直接决定计时系统的精度，一般用石英晶体震荡器加分器来实现。“时、分、秒”分别通过不同进制的计数器来实现。译码显示电路将“时、分、秒”计数器的输出状态经七段显示器显示出来。整电报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现。校时电路是用来对“时、分、秒”显示数字进行校对调整的。