[电子信息工程] EDA数字频率计报告_信息化工程论文

[电子信息工程] EDA数字频率计报告

简介：VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种...

请与管理员联系购买资料 QQ:5739126

目录一、设计前言
二、设计目的及任务要求
三、设计正文
四、课程设计总结
五、参考书目
参考资料参考书目
1、《电子技术基础课程设计》--梁宗善，华中理工大学
2、《可编程逻辑器件开发技术――MAX PLUSⅡ入门与提高》，冯涛，人民邮电出版社
3、《EDA技术实用教程》--潘松，科学出版社
4．《VHDL实用教程》--潘松，电子科技大学出版社
5、《EDA技术与VHDL》—周俊，高等教育出版社
6．《电子技术设计》—张伟民，中国水利水电出版社

VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。
本设计用VHDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，具有量程自动切换功能和自动报警功能。
......

[电子信息工程] EDA数字频率计报告

栏目导航

热门关键词

最新论文

随机论文