您现在的位置:网站首页答辩论文工学论文信息化工程论文

[电子通讯] 用PLD器件设计串/并行码变换器

  • 简介:设计思路:首先设计序列发生器,序列发生器有很多设计方法,我采用了比较容易懂的计数器作为辅助的设计方法,设计了7个状态的计数器,然后分配状态,使输出为1110100,这就完成了序列发生器的设计。其次设计串/并行码变换器,由于序列信号为7位,所以我设...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
目录 一 [试验目的]
二 [试验设备及主要器件]
三 [实验预习、研究、思考题]
四 [试验内容]
五 [试验设计] 简单介绍 一个短小精悍得VHDL语言编的串/并行码转换器
设计思路:首先设计序列发生器,序列发生器有很多设计方法,我采用了比较容易懂的计数器作为辅助的设计方法,设计了7个状态的计数器,然后分配状态,使输出为1110100,这就完成了序列发生器的设计。其次设计串/并行码变换器,由于序列信号为7位,所以我设置了8个寄存器构成串入并出移存器,其中7个寄存器用于移位、寄存串入的数据,另一个作为标志位用于记录7位数据是否全部移进移存器,一旦移存器侦测7位数据全部进入,则使5位数据立即并行输出。而串行输入数据在移进移存器的过程中,使移存器的并行输出为“0000000”。
我设置了了一个标志位temp_date(0)及设置标致信号“0111111”,在并行输出状态的下一状态执行:“temp_date
查看评论 已有0位网友发表了看法
  • 验证码: