| 一{实验目的} 1.熟悉用VHDL语言设计时序逻辑电路的方法。EPM7128SLC84 2.掌握用VHDL实现各种分频的方法。 二{实验设备及主要器件} 微机及编程软件、编程器 1套 双综示波器 1台 万用表 1块 直流稳压电源 1台 面包板 1块 附件板 1块 在系统可编程器件 EPM7128SLC84－15 三{实验预习、研究、思考题} 1.用VHDL语言实现分频器，有几种设计方法？ 答：应该有两种方法。一是先设计电路，用VHDL语言设计JK触发器，当然D触发器也可以。画出电路图，通过结构化来实现。二是设计一个计数器，通过对“0”和“1”的状态分配来实现分频。 2.用VHDL语言如何实现2n分频器？ 答：一是设计一个计数为 2n的计数器，把前后各一半的状态分配给“0”和“1”，这样就能够实现了；二是由于2n分频器需要n各触发器，所以利用异步计数器的功能设计一个D触发器，前级输出后级输入就可以了。 3．分频器和计数器的构成有哪些相同点与不同点？ 答：分频器和计数器都可以用异步或者同步时钟，它们都可以用JK触发器或D触发器构成，但分频器只用一个输出端，而计数器要用几个输出端...... |
查看评论
已有0位网友发表了看法