| 一、系统总体设计 1、设计任务及要求 1.1 设计任务 设计制作一个脉冲序列发生器。 1.2 设计要求 （1）用硬件逻辑电路实现 （2）产生两路输出序列信号 000100101111 000100101111…… 110011001010 110011001010…… 2、单元电路的方案论证及电路逻辑 根据上述要求设计并画出的系统总体电路框图如图1所示。 3、方案论证及比较 方案1：采用74LS161和74LS138 该方案将时钟信号，首先通过记数器，转化为十二进制，然后通过译码器，译码器输出端就有一系列最小项。根据要求列出真值表，通过卡诺图化简，可以将要求的序列信号表示为几项最小项之和，也就可以把译码器输出端的某几项通过与非门等得到所要求的序列信号。但是，该方案用到的芯片多，特别是在译码器输出端要求用到好多个端子的与非门，市场上一般不易买到。而且所用的4—16译码器也不常见，得通过两个3—8译码器互连来完成，显然要麻烦而且造价高 方案2：用74LS161和74LS151 该方案将时钟信号，首先通过记数器，同样转化为十二进制，然后通过8—1数据选择器函数转换功能，可直接输出所需的序列信号。通过列出真值表，根据具体情况8—1数据选择器的逻辑式，写出信号对应的表达式。根据表达式确定其输入端。该方案的最大优点是，灵活运用8—1数据选择器，结构简单，减少了芯片的使用数量，从而降低了成本。 ...... |
查看评论
已有0位网友发表了看法