[数字逻辑课程设计] 基于CD4000的具有报时功能的数字电子钟

简介：数字电子钟的逻辑框图如上图所示。它由石英晶振、分频器电路、计数器电路、译码驱动电路和校时电路组成，石英晶振产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码驱动电路显示时间。四、单元电路设计 ①...

论文简介
相关论文
论文下载

数字电子钟的逻辑框图如上图所示。它由石英晶振、分频器电路、计数器电路、译码驱动电路和校时电路组成，石英晶振产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码驱动电路显示时间。
四、单元电路设计
①信号发生电路
数字电子钟的信号发生电路由石英晶振电路产生。石英晶振电路由于采用了具有极高Q值的石英晶体元件，所以具有极高的频率稳定度。
这里选用频率为32768Hz的晶振，分频器采用具有14级分频功能的COMS集成电路CD4060。该芯片的具体描述如下：
General Description
The CD4060BM/CD4060BC are 14-stage ripple carry binary counters. The counters are advanced one count on the negative transition of each clock pulse. The counters are reset to the zero state by a logical ‘1’ at the reset input independent of clock.
Features