1 设计前言 随着可编程逻辑器件的发展,数字系统设计已经进入"片上可编程系统"(SOPC)的新纪元;芯片朝着高密度、低压、低功耗方向挺进;国际各大公司都在积极扩充其IP库,以优化的资源更好的满足用户的需求,扩大市场;特别是引人注目的所谓FPGA多任务电路结构可重配置技术的开拓,将推动数字系统设计观念的巨大转变。 设计任务 1、学习可编程逻辑器件CPLD/FPGA的编程/配置方法及原理。 2、探讨实现FPGA可重配置技术的不同方案。 3、研究FPGA重配置技术应用的要点,并探讨其应用前景。 4、具体设计要求:用单片机配合EPROM来完成配置FPGA系统的硬件设计和软件设计,其中要求EPROM中能放置2个FPGA的配置文件,并可以人为选择给FPGA提供不同的配置信息。 5、通过对同一个硬件系统中的FPGA内部电路结构进行重配置,实现本设计探讨的“多任务电路结构重配置技术”。 该系统通过相应的上述2个FPGA配置文件,实现2个不同的应用系统功能,这2个不同功能的应用系统分别是: ⑴ 十八路智力竞赛抢答器: 1、设计制作一个可容纳十八组参赛者的智力竞赛电子抢答器。 2、有十八路的抢答按钮,如设S1~S18为抢答器按钮,S19为复位按钮,S1~S19为普通常开轻触按钮(不带锁)。 3、在按复位按钮S19时,LED全灭,系统处于准备状态。 4、在准备状态下,S1~S18中最先按下者,LED1和LED0显示其队号(1~18),并且要消隐无效“0”。 5、抢答器具有自锁、互锁、复位功能。 6、抢答成功的同时Alarm响10秒,发出不同频率的声音。 ⑵ 数字显示电子时钟: 1、设计实现数字显示的时钟,如:可有控制和计时模块、显示模块、发声模块、定时比较模块等。 2、当控制和计时模块输出的时、分、秒信号与定时比较器的定时时间相同时,定时比较器发出一正脉冲送至发声模块,激励扬声器发出报时声响,连续叫10秒,前9秒为低音,最后1秒为高音。 ...... |
查看评论
已有0位网友发表了看法