您现在的位置:网站首页答辩论文工学论文电子工程(报告)

VHDL语言编写的时钟

  • 简介:一、实验目的: 1、巩固和加强“数字电子技术”课程的理论知识; 2、掌握电子电路一般的设计方法,并了解电子产品研制开发过程; 3、基本掌握电子电路安装和调试的方法; 4、培养独立分析问题和解决问题的能力以及创新能力和创新思维。 分析问题和...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
目录 一、实验目的与要求
二、实验器材
三、实验原理
四、设计步骤
4.1总电路图
4.2模块设计
4.3调试过程
五、总结
参考资料 参考文献:
1.VHDL简明教程 东南大学
2.数字电子技术 高等教育出版社
3.VHDL电路设计技术 国防工业出版社
一、实验目的:
1、巩固和加强“数字电子技术”课程的理论知识;
2、掌握电子电路一般的设计方法,并了解电子产品研制开发过程;
3、基本掌握电子电路安装和调试的方法;
4、培养独立分析问题和解决问题的能力以及创新能力和创新思维。 分析问题和解决问题的能力以及创新能力和创新思维。
实验要求:
1、基本要求
⑴能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。
⑵有清零功能。
⑶有开关功能。
2、发挥部分
(1)校准电路:按下校时键、计时器迅速递增,按24小时循环,计满23小时后回00,按下校分键后,计分器迅速递增,按60分钟循环,计满59分种后回00,但不向“时”进位;按下秒清零键,秒清零。
(2)能进行整点报时:当计时达到59分50秒后,每隔2秒钟发出一次低音“嘟”信号(其声音频率为500HZ),连续5次到达整点,发出一次高音“嘀”信号(其声音频率为1000HZ)
二、实验器材:
1 EDA实验箱 一只
2 MAXPLUSⅡ软件 一套
3 PROTEL99SE软件
......
查看评论 已有0位网友发表了看法
  • 验证码: