您现在的位置:网站首页答辩论文工学论文电子工程(报告)

[数字电路实验] 闹钟-数字电路实验

  • 简介:本次实验采用自顶向下设计,共有4个主要模块,分步实现各个功能,编好一种功能的代码后,在此基础上再加上其它功能。以显示电路、调整校时为基本内容,所有其它功能均以此为基础。 1.分频部分:晶振频率为1MHz,将其分为100Hz、100Hz、100Hz,以达到1M分...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
目录 [设计任务]
[开发设备和选用的器件]
[设计思路]
[各模块的说明]
本次实验采用自顶向下设计,共有4个主要模块,分步实现各个功能,编好一种功能的代码后,在此基础上再加上其它功能。以显示电路、调整校时为基本内容,所有其它功能均以此为基础。
1.分频部分:晶振频率为1MHz,将其分为100Hz、100Hz、100Hz,以达到1M分频的技术指标,并考虑到防抖动电路的稳定性。
2.显示部分:时、分分别由两位组成,用频率为1hz信号作计数用时钟,秒钟与此同步,但秒钟不显示,秒低位计到9即清零并向秒高位进1,高位以进位计数,当秒位为59时,向分低位进1。分与小时同理。唯一不同,小时最高为23
查看评论 已有0位网友发表了看法
  • 验证码: