| 一、实验目的 1、熟悉用PLD设计序列信号发生器的方法。 2、掌握用PLD实现串/并码变换器的方法。 二、实验预习、研究、思考题 1、设计一个移存型 7位串/并码变换器，需要几级触发器？ 答：在本实验中，因为是7位串/并码转换，所以可以使用八级触发器，也可以使用七级触发器。 使用八级触发器时，其中七个用于移位，另一个作为标志位用于记录七位数据是否全部移进移存器，一旦移存器侦测到七位数据全部进入则使七位数据立即并行输出。 如果使用七级触发器也可以实现，只是在检验七位数据是否全部移进时，是整体检验七个触发器，如果七个触发器的输出组程序列1110100，则一并输出，否则不输出。 |
查看评论
已有0位网友发表了看法