第1 章 绪 论
1.1 本论文研究背景
1.1.1 单片机的特点及其应用领域
单片机自1976 年问世以来，作为微型计算机一个很重要的分支，以极高的性能价格比， 受到人们的重视和关注， 应用广泛， 发展迅速。单片机小巧灵活、成本低、易于产品化， 能方便地组成各种智能测、控设备及各种智能仪器仪表。单片机芯片本身是按工业测控环境要求设计的， 能适应各种恶劣的环境，可靠性好，适应温度范围宽，这是其它机种无法比拟的。单片机的逻辑控制功能很强， 指令系统有各种控制功能用指令， 很容易构成各种规模的应用系统， 易扩展， 可以很方便地实现多机和分布式控制。单片机已对人类社会产生了巨大的影响。尤其是美国Intel 公司生产的MCS-51 系列单片机， 由于其具有集成度高、处理功能强、可靠性高、系统机构简单、价格低廉等优点， 在我国已经得到广泛的应用。
在电子设计数字化的今天，单片机几乎应用到电子设计的各个领域。在工业方面， 各种测控系统、数据采集系统、工业机器人、机电一体化产品等均采用单片机实现。在仪器仪表方面，单片机广泛地应用于实验室、交通运输工具、计量等各种仪器仪表之中，使仪器仪表智能化，提高它们的测量精度，改善其功能，简化仪器仪表的结构，便于使用、维护和改进。在通讯方面，调制解调器、程控交换技术等的核心部分也多采用单片机。在民用方面，单片机应用到消费类产品之中，大大提高了它们的性能价格比，受到用户的青睐，提高了产品在市场上的竞争力。单片机还作为控制器，应用于导弹控制、鱼雷制导控制、智能武器装备、航天飞机导航系统等。在多机分布式系统中，可用单片机构成分布式测控系统，这使单片机应用进入了一个新的水平。由上可见，从家用电器、智能仪器仪表、工业控制直到火箭导航尖端技术领域，单片机都发挥着十分重要的作用。
1.1.2 单片机面临的问题
目前， 虽然单片机在我国电子系统的设计中已得到广泛的应用， 使我国的电子系统智能化水平在广度和深度上发生了质的飞跃。但是在基于单片机的数字系统设计中， 用户通过编程方式来改变器件逻辑功能的途径只有两条： 即对单片机的软件编程和特定器件的控制字配置。如果想通过硬件方式任意确定器件引脚功能是不可能的......

第1 章 绪 论 3
1.1 本论文研究背景 3
1.1.1 单片机的特点及其应用领域 3
1.1.2 单片机面临的问题 3
1.1.3 与CPLD 的对比 5
1.1.4 CPLD/FPGA 的优势 6
1.2 国内外研究现状 6
1.3 研究目的和任务 7
2.1 器件简介 9
2.1.1 概述 9
2.1.2 功能描述 10
2.2 MAX+PLUSⅡ开发系统 11
2.2.1 开发系统的特点 11
2.2.2 MAX+PLUSⅡ 软件的流程 13
2.3 本章小结 13
第3 章 VHDL 硬件描述语言 14
3.1 引言 14
3.2 VHDL 语言简介 15
3.2.1 VHDL 语言的诞生 15
3.2.2 VHDL 设计方法的优点 15
3.2.3 VHDL 程序基本结构 16
3.3 VHDL 语言结构体描述方式 19
3.4 结构体的3 种子结构设计方法 20
3.4.1 采用多进程描述复杂结构体的方法 20
3.4.2 采用多模块描述复杂结构体的方法 20
3.4.3 采用子程序调用的结构体描述法 21
3.5 VHDL 语言设计流程 21
3.6 论文方案设计 22
3.7 本章小结 23
第4 章 单片机指令系统及结构设计 23
4.1 单片机指令系统 23
4.1.1 数据传送指令 23
4.1.2 控制转移指令 24
4.1.3 逻辑运算指令 24
4.1.4 算术运算指令 24
4.2 CPU 结构组成 25
4.2.1 RISC_CPU 的特点 25
4.2.2 RISC_CPU 的结构 26
4.3 模块划分及各部件的实现 26
4.3.1 时钟电路 27
4.3.2 累加器(ACC) 27
4.3.3 算术逻辑运算单元(ALU) 28
4.3.4 指令寄存器 29
4.3.5 状态控制电路 29
4.3.6 数据控制电路 30
4.3.7 程序计数器 30
4.3.8 地址多路器 31
4.4 CPU 外围电路的设计 31
4.4.1 程序存储器(ROM)和数据存储器(RAM) 31
4.4.2 地址译码电路 32
4.5 单片机系统组合 32
4.5.1 RISC_CPU 的组合 32
4.5.2 单片机系统组合 33
4.6 本章小结 33
第5 章 单片机的操作时序及功能验证 34
5.1 单片机操作时序 34
5.1.1 系统复位启动操作 34
5.1.2 单片机指令时序 34
5.2 单片机功能验证 35
5.3 本章小结 36
第6 章 ACEX 1K 系列208 脚器件印刷电路板制作 36
6.1 引言 36
6.2 配置器件简介 37
6.2.1 EPC2 器件功能描述 37
6.2.2 EPC2 器件引脚功能 38
6.2.3 EPC2 器件JTAG 口 38
6.3 ACEX 1K 器件引脚功能 38
6.4 器件连接及工作原理 38
6.4.1 EPC2 与ACEX 1K 器件连接 38
6.4.2 工作原理 39
6.5 印刷线路板制作 40
6.6 本章小结 41
参考文献 42
源程序 43
致 谢 61

1 张毅刚,彭喜源,谭晓昀.MCS－ 51 单片机应用设计.哈尔滨:哈尔滨工业
大学出版社, 1997:3-4,10-12
2 张友德,赵志英,涂时亮.单片微型机原理、应用与实验.第三版.上海： 复
旦大学出版社, 2000:48
3 唐颖.EDA 技术与单片机系统.现代电子技术,2001,(3):31-32
4 潘松, 王国栋. 基于EDA 技术的CPLD/FPGA 应用前景. 电子与自动
化,1999,(3):3-6
5 王振红,李洋,郝承祥.由可编程逻辑器件与单片机构成的双控制器.电子
技术应用, 2002,(1):79-80
6 张小嘎,伍行健,李誉.CPLD 在高速信号处理系统中的应用.振动、测试和
诊断, 1999,19(6):139-143
7 姚嘉, 施旭霞.CPLD 在超高速数据采集系统中的应用. 电子技术应用,
1998,(10):58-59
8 杨帆,郭峰.使用VHDL 语言开发通信接口芯片.数字通信,1998,(1):18-20
9 M. Uwe, G. Antonio. Implementation of a Communications Channelizer
Using FPGAs and RNS Arithmetic. Journal of VLSI Signal Processing,
2001,28:115–128
10 付晓宇, 吴诗其. 用VHDL 设计专用串行通信芯片. 电子技术应
用,2002,(1):76-78
11 陈雪松,滕立中.VHDL 入门与应用.人民邮电出版社,2000:66-67
12 路而红.硬件描述语言的应用.电子科技导报,1997,(9):32-33,38
13 J. Living, B. Al-Hashimi. Mixed Arithmetic Architecture: a Solution to
the Iteration Bound for Resource Efficient FPGA and CPLD Recursive
Digital Filters. Proceedings-IEEE International Symposium on Circuits
and Systems, 1999:I478-I481
14 A. Hussein, D. Gruenbacher, N. Ibrahim. Design and Verification
Techniques Used in a Graduate Level VHDL Course. Proceeding of the
29th AEEE/IEEE Frontiers Education Conference, San Juan, Puerto Rico.
1999. IEEE, 1999,13a4:28-32
15 刘志新.用CPLD 实现FIR 数字滤波器.电子产品世界,2000,(7):64-66
16 M. Yamada, A. Nishihara. Design of FIR Digital Filters with CSD
Coefficients Having Power-of-two DC Gain and Their FPGA
Implementation for Minimum Critical Path. IEICE Transactions on
Fundamentals of Electronics, Communications and Computer Sciences,
2001,E84-A (8):1997-2003
17 Y. Yang, L. Zhang. Implement of a IIR Filter Based on CPLD. Journal of
Electron Devices, 2002,25(3): 229
18 张连江,夏军成.用CPLD 设计数字滤波器.舰船电子对抗,2001,(3):12-14
19 J. Living, B. Al-Hashimi. Mixed Arithmetic Architecture: a Aolution to
the Iteration Bound for Resource Efficient FPGA and CPLD Recursive
Digital Filters. IEEE International Symposium on Circuits and Systems,
1999:I478-I481
20 S. Jiang, X. Su, D. Xiao. Parallel Concatenated Convolutional Encoder
and Its Realization on CPLD. Journal of Wuhan University, 2001,47(3):
359-363