近年来，随着电子技术和信息技术的飞速发展，制造技术和产品设计的需求都向集成电路提出更严峻的挑战。这就要求设计行业能更快更好地设计出性能更优良、功能更完美、更复杂的集成电路（Integration Circuit,简称IC）产品。这迫使我们研究新的设计策略、方法和工具。IC产品的集成度目前仍日益增大，产品生命周期却日益缩短，因此迫切需要提高IC产品的设计速度。这就要求设计研究方面运用电子设计自动化（Electronic Design Automation，简称EDA）工具进行开发。其中最有效的方法就是发展VHDL/Verilog自动设计技术，其对象是可编程逻辑器件（Programmable Logic Device，简称PLD）。其中应用最广泛的当属现场可编程逻辑器件（FPGA）和复杂可编程逻辑器件（CPLD）。他们具有可重复使用，低投资、高性能、高密度、开发周期短等诸多优点，不需要任何投片费用，也不需要建立任何生产线，因此研究基于FPGA/CPLD的PLD设计技术是时代的发展提出的新的要求。
复杂可编程逻辑器件CPLD是由简单的PLD逐渐发展而产生的数字集成电
路，用户可以根据自己需要而自行构造逻辑功能。其基本设计方法是借助EDA软件，用原理图、状态机、布尔表达式、硬件描述语言等方法，生成相应的目标文件，再由编程器或者下载电缆用目标器件实现设计的数字系统。
其次，随着嵌入式系统被越来越广泛的应用，FPGA/CPLD也逐渐扮演了嵌入式系统的重要角色。嵌入式系统的主要特点是研制时间短、技术含量高、更新速度快。嵌入技术是简化应用开发手段的基础，在现代电子技术中具有同计算机应用技术同样的里程碑式的意义。对于工程应用来说，嵌入式系统是一种能够实现多任务和网络化的核心技术之一。嵌入式系统开发的关键是整体设计、嵌入结构的选择以及对嵌入模块的应用。嵌入式系统具有很强的针对性，它一般适用于特定的应用环境。
......

第一章 绪论
第二章 EPF10K 10相关说明及MAX+PLUSⅡ开发系统应用简介
第三章 Verilog硬件描述语言简介
第四章 应用Verilog HDL描述的多功能电子钟
第五章 应用Verilog HDL描述的多功能电子钟功能模块
致谢
参考文献
文献阅读

 

[1] Michael D .Cileti. Modeling, Synthesis, and Prototyping with the Verilog HDL. Prentice Hail .1999
[2] IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language. IEEE Standard 1364-1995.Dec.1995
[3] Alur A, Henzinger T A. HoPei-Hsin.Automatic symbolic verification of embedded systems. IEEE Transaction on Software Engineering.1996, 22(3):181-201
[4]Mike Gordon. The Semantic Challenge of Verilog HDL. Revised version of an invited paper to be published in the proceedings of the tenth Annual IEEE Symposium on Logic in Computer Science (LICS'95),June26-29,1995
[5]Gerardo Schneider and Xu Qiwen. Towards an Operational Semantics of Verilog. Technical Report 147.UNU/IIST,Mauau.1998
[6] He Jifeng, Zhu Huibiao. Formalising Verilog. Proc. IEEE International Conference on Electronics, Circuits and Systems, IEEE Computer Society Press, Dec.2000,pp.412-415
[7]Donald E. Thomas, Philip R. Moorby. 硬件描述语言Verilog（第四版）,2001年08月第1版
[8]The Verilog Language Reference Manual.1995
[9]The IEEE Verilog 1364－2000 Standard 2000
[10]On-line Verilog HDL Quick Reference Guide. Sutherland HDL, Inc., 1997
[11]CSCI 320 Computer Architecture Handbook on Verilog HDL.1997
[12]Gerard M Blair's Verilog Course
[13]Verilog Pro Manual.1999
[14]Sternheim, Singh, Madhavan.Digital Design and Synthesis with Verilog HDL.San Jose: Automata Publishing Company. 1993
[15]张明Verilog HDL实用教程.成都电子科技大学出版社,1999
[16]张亮 数字电路设计与Verilog HDL.人民邮电出版社,2000
[17]夏宇闻.复杂数字电路与系统的Verilog HDL设计技术.北京航空航天大学出版社. 1998
[18]李勇坚等,Verilog语言形式化语义研究,软件学报（已录用）
[19]于枫等,ALTERA可编程逻辑器件应用技术,科学出版社,2004
[20]阎石,数字电子技术基础,高等教育出版社,1998
[21]王金明、杨吉斌,数字系统设计与Verilog HDL,电子工业出版社,2002

 

摘要
Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
本文的研究内容包括：
1. 对Altera公司Flex 10K系列的EPF10K 10简要介绍
2. 对Altera公司软件Max+plusⅡ简要介绍
3. 应用Verilog HDL对多功能电子钟进行设计。
关键词：Verilog 多功能电子钟 Max+plusⅡ Flex 10k