CPLD是一种新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。可编程器件的最大特点是可通过软件编程对其器件的结构和工作方式进行重构，能随时进行设计调整而满足产品升级。使得硬件的设计可以如软件设计一样方便快捷，从而改变了传统数字系统及用单片机构成的数字系统的设计方法、设计过程及设计概念，使电子设计的技术操作和系统构成在整体上发生了质的飞跃。
采用CPLD可编程器件，可利用计算机软件的方式对目标期进行设计，而以硬件的形式实现。既定的系统功能，在设计过程中，可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，借助于大规模集成的CPLD和高效的设计软件，用户不仅可通过直接对芯片结构的设计实现多种数字逻辑系统功能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量及难度，同时，这种基于可编程芯片的数量，缩小了系统的体积，提高了系统的可靠性。EDA（电子设计自动化）技术就是以计算机为工具，在EDA软件平台上，对硬件语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑综合及优化、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作（文本选用的开发工具为Altera公司的MAX+PLUSII）。EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。设计者的工作仅限于利用软件方式，即利用硬件描述语言（如VHDL）来完成对系统硬件功能的描述。
......

目 录
第1章 绪论
第2章 CPLD简介
第3章 MAX＋PLUSⅡ软件的介绍
第4章 数字频率计的概述
第5章 数字频率计的设计
结束语
致 谢
参考文献
 

参考文献
[1] 杨刚，龙海燕.现代电子技术——VHDL与数字系统设计[M].北京：电子工业出版社，2004
[2]顾斌，赵明忠，姜志鹏，马才根.数字电路EDA设计.西安[M].西安电子科技大学出版社，2004
[3]王道宪.CPLD/FPGA可编程器件应用与开发[M].北京：国防工业出版社，2003
[4]谢煌，黄为.基于VHDL语言设计频率计[J].北京：现代电子技术，2003，14
[5]武卫华，陈德宏.基于EDA技术的数字频率计芯片化的实现[J].电测与仪表，2004，4
[6]卢毅等，VHDL与数字电路设计[M].北京：科学院，2001
[7]潘松，VHDL实用教程[M].成都：电子科技大学出版社，2000
[8]徐志军，大规模可编程逻辑器件及其应用[M].成都：电子科技大学出版社，2000
[9]候伯华，数字系统设计基础[M].西安电子科技大学出版社，2000
[10]张亦华等.数字电路EDA入门---VHDL程序实例集[M].北京：北京邮电大学出版社，2003
[11]杨刚，李雷.数字电子技术基础教程[M].北京：科技出版社，2001
[12]徐志军等.CPLD/FPGA的开发与应用[M].北京：电子工业出版社，2002
[13]黄天戌等.用FPGA设计数字频率计[J].工业仪表与自动化装置，2005，1
[14]高鹏等.基于CPLD的可编程数字频率计的设计[J].电子世界2001，4
[15]潘明.基于复杂可编程逻辑器件的数字频率计设计[J].电子世界2001，11
[16]杜玉远.基于top-down方法的数字频率计的设计与实现[J]. 电子世界.2004，5
[17]黄正谨等.CPLD系统设计技术入门与应用[M].北京：电子工业出版社，2002
 

摘 要
数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能，即整个数字频率计系统分为分频模块、防抖电路、计数模块、锁存器模块和显示模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、位选电路、段选电路、显示电路等。而且，本设计方案还要求，被测输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。本文详细论述了利用VHDL硬件描述语言设计，并在EDA（电子设计自动化）工具的帮助下，用大规模可编程器件（CPLD）实现数字频率计的设计原理及相关程序。:特点是：无论底层还是顶层文件均用VHDL（硬件语言）语言编写，避免了用电路图设计时所引起的毛刺现象；改变了以往数字电路小规模多器件组合的设计方法。整个频率计设计在一块CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。该设计方案对其中部分元件进行编程，实现了闸门控制信号 、多路选择电路、计数电路、位选电路、段选电路等。频率计的测频范围：10KHz~9.9MHz。该设计方案通过了Max+plusⅡ软件仿真、硬件调试和软硬件综合测试。
关键字：数字频率计；电子设计自动化; 大规模可编程器件;硬件描述语言