毕业设计基于DE2平台的信号数字处理设计 FIR滤波模块_电子论文

文件大小：67.84MB
适用专业：计算机科学与技术
适用年级：大学
论文编号：207378

论文简介：

毕业设计-基于DE2平台的信号数字处理设计-FIR滤波模块，共49页，15564字，附完整程序、开题报告等
摘要
随着信息技术的飞速发展，通信、航空航天、雷达等系统对带宽、高速、实时信号处理要求越来越高。由于许多工程技术领域都设计到如何在较强的背景噪声和干扰信号下提取真正的信号，对滤波器的性能的要求也随之提高。滤波器的好坏很重要的影响着系统的稳定性。然而，以往滤波器的设计方法步骤繁琐，计算环节复杂，一旦设计完成，无法便捷修改滤波特性曲线，十分不便，而以上缺点极大的限制了滤波器的使用和发展。
常用的高速实时数字信号处理器件有ASIC、可编程的数字信号处理芯片（如TI系列等）、FPGA等。FPGA由于其具有灵活的可编程逻辑、速度快、功耗低，加上反复的可编程能力，越来越受到国内外从事数字信号处理的研究者所青睐。
在信号处理领域，MATLAB由于其强大的功能，得到了广泛的应用，不仅减少了设计的复杂度以及工作量等，更提供了一个有效的仿真验证环境。DSP Builder 是一个系统级设计工具，它同时把系统级和RTL级的设计工具连接起来，使算法开发和硬件实现可以无缝的过渡，缩短设计的周期。
本文研究的主要内容是基于FPGA的FIR（Finite Impulse Response）有限脉冲响应滤波器的设计与实现，通过MATLAB工具应用设计FIR滤波器，应用DSP Builder进行实现，最后，应用Verilog HDL语言编写，基于Altera公司的Cyclone II系列芯片EP2C70F896C6实现，成功完成了FIR数字滤波器的设计，所设计电路通过软件验证和硬件仿真。结果表明电路工作正确可靠，满足设计要求性能。
关键词：FIR滤波器；Matlab；FPGA；DSP Builder

目录
引言 - 1 -
第一章绪论 - 2 -
1.1 数字滤波器的研究背景 - 2 -
1.2 数字滤波器的研究现状 - 2 -
1.3 FPGA简介 - 3 -
1.4 Verilog HDL简介 - 3 -
1.4.1 用途 - 3 -
1.4.2 Verilog HDL的设计流程简介 - 4 -
1.5 本课题的研究内容 - 4 -
第二章滤波器简介 - 5 -
2.1 滤波器的原理和分类 - 5 -
2.1.1 滤波器的实现步骤 - 5 -
2.1.2采样定理 - 6 -
2.2滤波器的技术指标 - 6 -
2.3 滤波器的分类 - 7 -
2.4 滤波器设计的基本步骤 - 7 -
2.5 FIR网络结构 - 8 -
2.5.1直接型结构 - 8 -
2.5.2级联型结构 - 9 -
2.5.3线性相位结构 - 10 -
2.5 采样频率结构和其优点 - 11 -
2.6 数字FIR滤波器基础简介 - 11 -
2.7 FIR数字滤波器的传统设计方法 - 12 -
2.8 线性相位FIR数字滤波器的特点 - 13 -
2.8.1线性相位的条件 - 13 -
2.8.2线性相位的特点 - 15 -
2.8.3幅度函数的特点 - 18 -
2.9 MATLAB窗函数法设计FIR滤波器 - 18 -
第三章 FIR滤波器硬件设计 - 23 -
3.1 FIR滤波器总体设计 - 23 -
3.2 DE2-70简介 - 24 -
4.2 引脚分配 - 26 -
4.3 Audio DAC/ADC 配置 - 26 -
4.3.1 Audio DAC/ADC简介 - 26 -
第四章 FIR滤波器软件设计 - 28 -
4.1 音频采样和输出模块的实现 - 28 -
5.2 FIR滤波器模型建立 - 34 -
5.2.1 FIR滤波系数 - 34 -
5.2.2 FIR模型建立 - 35 -
5.3 小结 - 38 -
结论 - 39 -
致谢 - 41