| 电子钟VHDL设计 标签/分类： 1.系统设计要求 (1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。 （2）可以根据需要设置复位、清零、置位等功能。 2．系统设计方案概述 根据系统设计要求，系统设计采用自顶向下设计方法，由秒计数模块、分计数模块、时计数模块、时间设置模块和译码模块五部分组成。 3．参考VHDL源程序 （1）秒计数模块的VHDL源程序（second.vhd） library ieee; use ieee.std_logic_1164.all; use?ieee.std_logic_unsigned.all; entity?second?is ??port(clk,reset,semin:in?std_logic; ????????enmin:out?std_logic; ????????daout:out?std_logic_vector(6?downto?0)); end?second; architecture?rtl?of?second?is ????signal?count:std_logic_vector(6?downto?0); [原文截取] 电子钟VHDL设计 标签/分类： 1.系统设计要求 (1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。 （2）可以根据需要设置复位、清零、置位等功能。 2．系统设计方案概述 根据系统设计要求，系统设计采用自顶向下设计方法，由秒计数模块、分计数模块、时计数模块、时间设置模块和译码模块五部分组成。 3．参考VHDL源程序 （1）秒计数模块的VHDL源程序（second.vhd） library ieee; use ieee.std_logic_1164.all; use?ieee.std_logic_unsigned.all; entity?second?is ??port(clk,reset,semin:in?std_logic; ????????enmin:out?std_logic; ????????daout:out?std_logic_vector(6?downto?0)); end?second; architecture?rtl?of?second?is ????signal?count:std_logic_vector(6?downto?0); ???..... |
电子钟VHDL设计
查看评论
已有0位网友发表了看法