| 论文 采用Booth算法的16×16并行乘法器设计，共5页，1047字 摘 要：介绍了一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 关键词：乘法器；Booth算法；Wallace树；超前进位加法器 在专用集成电路设计中，面积小但功能强大的CPU内核可以为设计提供很大的方便。而乘法器又是CPU中一个重要的部件，本文分析了设计乘法器所用到的算法并提供了乘法器的设计方案。乘法器的处理过程大致相同，都是先生成部分积再相加。为了提高乘法器的性能，可以从减少部分积的个数，对部分积的相加采用并行加法。采用Booth算法［1］可以使部分积的个数减少一半［1］，采用Wallace树行结构的加法器完成N个部分积需要lgN次加法时间［2］，最后再使用超前进位加法器来减少加法运算中进位传播时间［3］。本文设计的乘法器由Booth编码、Wallace树形结构和超前进位加法器3部分组成。 ...... |
论文 采用Booth算法的16×16并行乘法器设计
- 上一篇：北京理工大学Java课程设计报告 火柴游戏
- 下一篇：毕业设计 设备故障分析系统设计
查看评论
已有0位网友发表了看法