| [页数]: 28 [字数]:8773 [目录]: 第1章 绪 论 第2章 FPGA及应用工具简介 第3章 简易逻辑分析仪的设计 结 束 语 致 谢 参考文献 [正文]: 第1章 绪 论 随着电子计算机技术的迅速发展,逻辑集成电路、微处理器等数字电路因其精度高、稳定可靠、能对信号进行存储与判断等处理,且可用标准化部件构成各种电路而越来越得到广泛的应用。但在研制与维修这类仪器时一般对信号进行测量的示波器已无法胜任,我们迫切需要一台用来观察、分析数字逻辑集成电路及微处理器等大规模集成电路的多路信号时间关系及其状态关系的逻辑分析仪,但这类仪表售价很贵,为了克服这一困难,我们就根据示波器的基本原理设计了一个接口电路,与示波器一起形成简易逻辑分析仪,使示波器功能扩展到数字测量领域。 逻辑分析仪是用于分析数字系统逻辑关系的工具,是数据领域测试仪器中最有效、最有代表性的仪器。然而自1973年诞生第一台逻辑分析仪至今,逻辑分析仪的普及率仍很低, 30%以上的数字设计师没有使用逻辑分析仪,最重要的原因在于其高昂的价格。本设计是一种以FPGA为核心、示波器为显示工具的简易逻辑分析仪的设计方法。设计并制作一个8路数字信号发生器与简易逻辑分析仪，包括制作数字信号发生器，能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为1KHz，并能够重复输出；制作简易逻辑分析仪 具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。8位输入电路的输入阻抗大于50kΩ，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。每通道的存储深度为8bit。 ...... [摘要]: 本设计采用可编程逻辑器件FPGA作为系统的控制核心，以VHDL语言为设计工具，利用FPGA逻辑性强的优势，综合CPLD，数字电子、模拟电子技术完成简易逻辑分析仪设计。整个设计采用了模块化的设计思想，包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换等功能模块。数字信号发生器由FPGA读取8个外部开关状态，经循环移位输出。FPGA检测8通道输入，在满足触发条件时，进行一次采样和存储。FPGA一方面控制存储器里的数据输出，经DAC0832转换为模拟电压后作为示波器的Y通道输入；另一方面由FPGA产生8位的循环递增数字信号，经DAC0832转换为模拟电压后，其电压波形为锯齿波，将它作为示波器的X通道输入。 本论文采用的编程语言是VHDL，它是一门硬件描述语言，是一种用形式化方法来描述数字电路和设计数字逻辑的语言，应用于系统的仿真、验证和设计、综合等方面。 关键字：FPGA、VHDL、D/A Abstract In this system , the FPGA is used as the control core and the VHDL language is used as the design tool. This system accomplishes the functions of the logic analyzer, taking the advantage of the great logicality and synthesizing the technology of FPGA, digital and analogy electronic .The design adopts the control core that CPLD of programmable logics be the system. The whole design adopted a design thought for turn of mold, including the numerical signal occurrence machine and sampling the hold circuit, the logic signal threshold electric voltage compare, the signal collect with saving, show a machine X- Y passage control and trigger to order to control with time scribe line, D/ A conversion, etc. function mold piece. The numerical signal occurrence machine reads from a machine 8 exteriors switch appearance, through move an exportation circular. A machine examines 8 passage importations, while satisfying to trigger the condition, carrying on sampling and saving once. The FPGA controls the data in the saving machine to output on the other hand, after DAC0832 conversion for imitate the electric voltage be to show a Y of machine passage importation; On the other hand be produce by the FPGA 8 pass to increase the numerical signal circularly, after the DAC0832 conversion for imitate the electric voltage, a form of its electric voltage is the teeth of a saw wave, be it to show a X of machine passage importation .The plait distance language of this thesis adoption is a VHDL, is a kind of language that describes the numerical electric circuit and the design numeral logic with the formal method, apply to imitate in the system true, verification and design, comprehensive etc. Keyword : FPGA, VHDL、D/A [参考文献]: [1] 童诗白、华成英主编，模拟电子技术基础[M]（第三版） 清华大学电子学教研组 [2] 清源计算机工作室编著，Protel 99仿真与PLD设计[M] 机械工程出版社 [3] 求是科技编著，CPLD/FPGA应用开发与工程实践[M] 北京人民邮电出版社 [4] 全国大学生电子设计竞赛组委会, 电子设计大赛获奖作品精选[M], 北京理工大学出版社 [5] 阎石主编，数字电子技术基础[M]（第四版），高等教育出版社 [6] 黄任主编，AVR单片机与CPLD/FPGA综合应用入门[M]，北京航空航天大学出版社 [7] 周德新，王鹏等 基于FPGA的简易逻辑分析仪设计[J]，中国民航学院院报 [原文截取] 中北大学 本科毕业论文 题 目： 简易逻辑分析仪的设计 院 系： 信息工程 专 业： 电子信息科学与技术 班 级： 学 号： 学生姓名： 指导教师： 论文提交日期：2006年06月22日 毕业设计(论文)任务书 信息工程 院 电子信息科学与技术 专业 毕业设计(论文)题目: 简易逻辑分析仪的设计 毕业设计(论文)内容: 对简易逻辑分析仪的软、硬件做了比较详尽的描述，利用FPGA产生8路输出信号并处理，送到示波器显示。 毕业设计(论文)专题部分: 制作简易逻辑分析仪核心逻辑设计 指 导 教 师: 签字 年 月 日 教 研 室 主 任: 签字 年 月 日 院 长: 签字 年 月 日 摘 要 本设计采用可编程逻辑器件FPGA作为系统的控制核心，以VHDL语言为设计工具，利用FPGA逻辑性强的优势，综合CPLD，数字电子、模拟电子技术完成简易逻辑分析仪设计。整个设计采用了模块化的设计思想，包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换等功能模块。数字信号发生器由FPGA读取8个外部开关状态，..... |
简易逻辑分析仪的设计
查看评论
已有0位网友发表了看法