您现在的位置:网站首页答辩论文论文专题

[基于DC的电路综合技术研究] 基于DC的电路综合技术研究

  • 简介:摘 要随着超大规模集成电路制造工艺逐步发展到纳米级,集成电路的制造成本越来越低,集成度越来越高,计算机系统的速度随之越来越快。但是在纳米级制造工艺取得累累硕果的同时,不断增加的电流密度和工作频率等问题使集成...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
[页数] 47     [字数] 17844

[目录]
中文摘要 I
英文摘要 II
引  言 1
第一章 绪  论 2
第二章 综合与仿真概述 4
第三章 基本概念及知识背景 15
第四章 检查点和卷回操作技术在实例中的应用 20
第五章 总结和展望 37
参考文献 39
致谢 41

[原文]
引  言
随着超大规模集成电路制造工艺逐步发展到纳米级,集成电路的制造成本越来越低,集成度越来越高,功能越来越强大,应用越来越广泛。电路集成度越来越高同时也导致计算机系统的计算速度随之越来越快,并使计算机成为我们现代生活不可分割的一部分。然而,纳米级制造工艺在使计算机系统性能得到大幅提高的同时,也引发了许多问题:
一方面,由于集成电路特征尺寸的减少、电源电压的降低、电流密度的增加和频率的升高等因素,现有的计算机系统对于接地反弹、电磁干扰等各种噪声干扰变得更加敏感[1][2][14],发生瞬态故障的几率大大提高。研究表明计算机系统中80-90%的失效都是由于瞬态故障引起的[4][5][13][14],这大大降低了计算机系统的可靠性。尤其是在例如火控、宇航等的特殊应用场合,由于宇宙射线和高能粒子的辐照作用,计算机系统内部电路产生的单粒子效应甚至可能引起致命的错误 [7][8][9][14]。另一方面,风光40余年的摩尔定律似乎已经走到了尽头,芯片集成度每18个月就会翻一番的增长速度也逐渐放慢[10][11]。甚至有人担心由于冷却技术、制造工艺以及不断增长的软错误率等方面的限制,现有的芯片集成度增长速度是否能够维持[12]。
为了解决纳米级制造工艺下这些不断出现的上述问题,并使集成电路的发展速度迈上一个新的台阶,集成电路设计者们在关注集成度和成本的同时,将不得不把更多的注意力用于消除电路单元的瞬态故障所引起的软错误和增强集成电路的可靠性上。因此对容错电路设计技术的需求越来越大。
第一章 绪  论
1.1 容错电路设计技术在我国的发展前景
在我国,虽然集成电路芯片的需求量每年以15%的速度增长,但是拥有我国自主知识产权的集成电路产品非常缺乏。可以说,只有掌握以高性能控制器芯片为标志的容错电路设计技术,才能根本解决国家信息安全问题,掌握信息战的主动权,增强我国的综合国力......

[摘要]
随着超大规模集成电路制造工艺逐步发展到纳米级,集成电路的制造成本越来越低,集成度越来越高,计算机系统的速度随之越来越快。但是在纳米级制造工艺取得累累硕果的同时,不断增加的电流密度和工作频率等问题使集成电路更容易受到瞬态故障的影响,同时也使摩尔定律所预测的未来芯片的发展速度受到了挑战。
为解决这些矛盾并使集成电路的发展速度迈上一个新的台阶,本文介绍了几种基于检查点和卷回操作技术的容错电路结构。这些结构通过在寄存器级设置硬件检查点,可以从瞬态故障中执行卷回操作从而快速恢复。我们采用检查点和卷回操作技术对一些小型电路以及大型标准电路进行了改进,之后用Cadence公司的仿真器LDV对这些改进后的电路进行了功能仿真和验证,并用Synopsys公司的综合器 Design Compiler对原始结构与改进后的结构进行了面积、时序等方面的分析、比较。
实验结果表明本文提出的结构用较小的硬件代价可以明显增强电路的容错能力和可靠性。此外,本文提出的方法可以与有限状态机拆分、状态编码和逻辑综合等最先进的优化方法相兼容。

[参考文献]
[1] B. Davari, R. H. Dennard, G. G. Shahidi: CMOS Scaling for High Performance and Low Power-The Next Ten Years, Proc. of the IEEE, Vol. 83, No. 4, April 1995, Page(s): 595-606.
[2] Koren, A. D. Singh: Fault Tolerance in VLSI Circuits, IEEE Computer, Vol. 23, No. 7, July 1990, Page(s): 73-83.
[3] Andre Hertwig, Sybille Hellebrand , Hans-Joachim Wunderlich: Fast Self-Recovering Controllers, 16th IEEE VLSI Test Symposium, 1998, Page(s): 1-2,6-7.
[4] Karlsson J. , Liden P. , Dahlgren P. , Johansson R. , Gummeflo U. : Using heavy-ion radiation validate fault-handling mechanism, Micro, IEEE Volume 14 ,Issue 1,Feb.1994, Page(s):8-23.
[5] Sonowski J.: Transient fault tolerance in digital systems, Micro, IEEE Volume 14 ,Issue 1,Feb.1994, Page(s):24-35.
[6] H. F. Korth, A. Silberschatz: Database System Concepts(2nd Edition) London: McGraw-Hill, 1991.
[7] A. Holmes-Siedle, L. Adams.: Handbook of Radiation Effects, Oxford: Oxford Science Publications, 1993.
[8] G. C. Messenger, M. S. Ash.: The Effects of Radiation on Electronic Systems( Second Edition), New York Van Nostrand Reinhold, 1992.
[9] Caldwell, D.W., Rennels, D.A.: Minimalist recovery techniques for single event effects in spaceborne microcontrollers, Dependable Computing for Critical Applications 7, 1999 6-8 Jan. 1999, Page(s):47-65.
[10] M. Kanellos, Intel Hastily Redraws Road Maps, CNET News, May 2004.
[11] G. Moore, Cramming More Components unto Integrated Circuits, Electronics, Apr. 1965.
[12] Elmootazbellah N. Elnozahy, James S. Plank: Checkpointing for Peta-Scale Systems: A Look into the Future of Practical Rollback-Recovery, IEEE transactions on dependable and secure computing, Vol. 1, No. 2, 2004, Page(s):97-100,107-108.
[13] 黄海林,唐志敏:容错处理器设计概述,信息技术快报,Vol.3,No.9,2005,Page(s):21.
[14] 梁华国,黄正峰,陈田: 基于双沿触发的容错电路研究(已投稿)
[15] 王仲生:智能容错技术及应用.北京:国防工业出版社,2002.
[16] 袁俊泉,孙敏琪,曹瑞: Verilog HDL数字系统设计及其应用,西安:西安电子科技大学出版社. 2002.
[17] 任艳颖,王彬:IC设计基础,西安:西安电子科技大学出版社. 2003.
[18] 吴训威,韦健,M.Pedram :低功耗双边沿触发器的逻辑设计,电子学报,Vol. 27, No. 5, 1999.
[19] 朱宁,周润德,羊性滋:应用遗传算法进行低功耗状态编码,电子学报,Vol. 28, No. 8, 2000.
[20] 吴训威,卢仰坚:CMOS可预置双边沿触发器的设计及其应用,电路与系统学报,Vol. 6, No. 1, 2001.


[原文截取]
摘 要
随着超大规模集成电路制造工艺逐步发展到纳米级,集成电路的制造成本越来越低,集成度越来越高,计算机系统的速度随之越来越快。但是在纳米级制造工艺取得累累硕果的同时,不断增加的电流密度和工作频率等问题使集成电路更容易受到瞬态故障的影响,同时也使摩尔定律所预测的未来芯片的发展速度受到了挑战。
为解决这些矛盾并使集成电路的发展速度迈上一个新的台阶,本文介绍了几种基于检查点和卷回操作技术的容错电路结构。这些结构通过在寄存器级设置硬件检查点,可以从瞬态故障中执行卷回操作从而快速恢复。我们采用检查点和卷回操作技术对一些小型电路以及大型标准电路进行了改进,之后用Cadence公司的仿真器LDV对这些改进后的电路进行了功能仿真和验证,并用Synopsys公司的综合器 Design Compiler对原始结构与改进后的结构进行了面积、时序等方面的分析、比较。
实验结果表明本文提出的结构用较小的硬件代价可以明显增强电路的容错能力和可靠性。此外,本文提出的方法可以与有限状态机拆分、状态编码和逻辑综合等最先进的优化方法相兼容。
关键词:容错,有限状态机,检查点,卷回操作
Abstract
As the m.....
查看评论 已有0位网友发表了看法
  • 验证码: