| FPGA CPLD中常见模块设计，包括如下论文： 错误检测与纠正电路的设计与实现 基于CPLD FPGA的半整数分频器的设计 基于FPGA的多种形式分频的设计与实现 基于FPGA的高频时钟的分频和分配设计 基于FPGA的全数字锁相环设计 使用PLD内部锁相环解决系统设计难题 一种基于移位寄存器的CAM的Verilog HDL实现 异步FIFO结构及FPGA设计 用CPLD控制曼彻斯特编解码器 用VHDL语言在CPLD上实现串行通信 智能全数字锁相环的设计。 |
查看评论
已有0位网友发表了看法