（毕业论文 字数：5548 页数：17）摘要：介绍了ADF4212L芯片的功能、内部结构、引脚排列及典型的应用电路及其评估板。
它主要由一个低噪声数字相位频率检波器、一个精密电荷泵、一个可编程参考分频器、可编
程A及B分频计数器和一个双模分频器 （P/P+1）构成 。它可用于通信测试设备、无线局域网（LAN）、无线手机、无线收音机、闭路电视（CATV）设备。ADF4212L评估板可以让用户评估ADF4212L频率合成器PLL的性能。

关键字： PFD 充电泵,计数器锁定检波器,低功耗模式,频率合成器


Abstract :It introduced TheADF4212L chip’s function, internal structure, pin array, typical apply circuit and Evaluation board. It can provide the LO for both the RF and IF sections. It consists of a low noise digital PFD (Phase Frequency Detector), aprecision charge pump, a programmable reference divider,programmable A and B counters, and a dual modulus prescaler(P/P + 1). It can be used to test equipment, wireless LANs, Wireless Handsets (GSM, PCS, DCS, CDMA, WCDMA)、Base Stations for Wireless Radio (GSM, PCS, DCS,CDMA, WCDMA)、wireless LANs, used as CATV equipment. ADF4212L Evaluation board is designed to allow the user to evaluate the performance of theADF4212L Frequency Synthesizers for PLL.

Key word: PFD Charge Pump control ,Integrated Synthesizer Power-Down Frequency Synthesizer



目 录
1． ADF4212L芯片简介-----------------------------------------------2
2． ADF4212L芯片封装与引脚功能 ------------------------------------2
3． ADF4212L芯片内部结构与工作原理---------------------------------5
3.1基准输入部分------------------------------------------------5
3．2前置分频器（P/P+1） ------------------------------------------5
3．3 RF/IF N计数器----------------------------------------------5
3．4 R计数器---------------------------------------------------6
3．5 PFD和充电泵-----------------------------------------------6
3．6 MUXOUT和锁定检测------------------------------------------7
3．7 RF/IF输入移位寄存器------------------------------------------8
3．8锁存器的结构-----------------------------------------------------------8
3．9 ADF4212L芯片规格---------------------------------------------------9
3．10 AD F4212L的定时特性-----------------------------------------------10
3．11 ADF4212L典型特征曲线 --------------------------------------------11
4．ADF4212L芯片应用电路设计--------------------------------------14
4．1 GSM手机接收器的本地震荡器 ----------------------------------14
4．2PLL宽带----------------------------------------------------15
4．3接口-------------------------------------------------------16
4．3．1 ADuC812接口电路-------------------------------------16
4．3．2 ADSP-2181接口电路 ---------------------------------16
5．总结------------------------------------------------------------16
参考文献---------------------------------------------------------- 17

 RF充电泵输出。当使能时，此引脚依次给外部环路滤波器提供±ICP的电流，用此电流驱动内部VCO。
RF数字电路的数字接地引脚。
RF前置分频器的输入，该小信号输入是被交流耦合到RF VCO。
RF模拟电路的接地引脚。
RF/IF可编程、参考电路或RF/IF锁相模式多频输出，CMOS输出。
基准输入。此引脚是CMOS输入，有VDD/2的标准阀值电压和一个100KΩ的直流等效输入电阻（见图2）。此输入能被TLL和CMOS晶体振荡器所驱动并能采用交流耦合。
IF数字，接口，控制电路的数字接地引脚。
多路复用器输出允许任一个锁定检测，在外部存取按比例的RF信号、IF信号或者基准信号。
串行时钟输入。该时钟信号是用于将串行数据装入寄存器，数据在时钟信号的上升沿被锁定在24位的移位寄存器中。此输入是高阻抗的CMOS输入。
串行数据输入。串行数据MSB首先被装入，两个LSB位是控制位，此输入是高阻抗的CMOS输入。
装入使能，CMOS输入。当LE是高电平时，存储在移位寄存器里的数据被装载到四个锁存器中，锁存器利用控制位选择。
在此引脚和CPGND之间连接一个电阻，设置充电泵RF/IF最大输出电流。此引脚的额定电位是0.66V。ICP和RSET的关系式为ICP max=13. 5/RSET。设置RSET=2.7KΩ，则ICP max＝5mA。
IF数字，接口，控制电路的接地引脚。
IF前置分频器的输入。该小信号输入是被交流耦合到IF VCO。
IF充电泵输出。此引脚依次给外部环路滤波器提供电流驱动内部VCO。
IF充电泵电源电压。VP2≥VDD2，系统VDD2是3V，他可以被设置成5.5V去驱动VCO,使调谐提高到5.5V.
IF数字，接口，控制电路电源电压。范围是2.6～3.3V。对地的去耦电容应尽可能地靠近该引脚，VDD2必须与VDD1的值相同.
RF模拟电路电源电压。范围是2.6～3.3V。对地的去耦电容应尽可能地靠近该引脚，VDD1必须与VDD2的值相同.
RF充电泵电源电压。VP1≥VDD1，系统VDD1是3V，他可以被设置成5.5V去驱动VCO,使调谐提高到5.5V.