您现在的位置:网站首页答辩论文工学论文电子论文

基于ADF4360-8芯片的电路设计

  • 简介:(毕业论文 字数:11450 页数:36)摘要 介绍了ADF4360-8芯片的功能、内部结构、引脚排列及典型的应用电路及其评估板。ADF4360-8是集成的整数N合成器和压控振荡器(VCO)。芯片内嵌一个基准输入部分、N计数器和R计数器、相位频率检波器(PFD)和充电泵、...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载

(毕业论文  字数:11450 页数:36)摘要 介绍了ADF4360-8芯片的功能、内部结构、引脚排列及典型的应用电路及其评估板。ADF4360-8是集成的整数N合成器和压控振荡器(VCO)。芯片内嵌一个基准输入部分、N计数器和R计数器、相位频率检波器(PFD)和充电泵、多路复用器和锁定检波器、输入移位寄存器、控制锁存器、N计数锁存器、R计数锁存器。它可用于产生系统时钟,作为测试设备,用于无线局域网(LAN),作为闭路电视(CATV)设备。ADF4360-8EB1评估板可以让用户评估ADF4360-8频率合成器PLL的性能。

关键字: VCO 集成合成器,N计数器,R计数器, PFD 充电泵 ,锁定检波器

Abstract
It introduced The ADF4360-8 chip’s function, internal structure, pin array, typical apply circuit and Evaluation board. The ADF4360-8 is an integrated integer-N synthesizer and voltage-controlled oscillator(VCO) , combined with a reference input section, N counter, R counter, PFD and charge pump, multiplexer and lock detector, input shift register, control latch, N counter latch, R counter latch. It can be used to generate system clock, used as test equipment, used in wireless LANs, used as CATV equipment. ADF4360-8EB1 Evaluation board is designed to allow the user to evaluate the performance of the ADF4360-8 Frequency Synthesizers for PLL.

Key word: VCO Integrated Synthesizer N counter R counter PFD Charge Pump Lock Detector

目 录

1. ADF4360-8芯片简介--------------------------------------------4
1.1时序特性---------------------------------------------------7
1.2绝对最高评级-----------------------------------------------7
2. ADF4360-8芯片封装与引脚功能----------------------------------8
3. ADF4360-8芯片内部结构与工作原理------------------------------12
3.1基准输入部分----------------------------------------------12
3.2 N计数器--------------------------------------------------12
3.3 R计数器--------------------------------------------------13
3.4 PFD和充电泵----------------------------------------------13
3.5 MUXOUT和锁定检测-----------------------------------------14
3.6输入移位寄存器--------------------------------------------15
3.7 VCO------------------------------------------------------15
3.8输出状态--------------------------------------------------16
3.9锁存器结构------------------------------------------------17
3.10通电-----------------------------------------------------20
3.10.1通电顺序-------------------------------------------20
3.10.2初始化通电-----------------------------------------20
3.10.3硬件通电/低功耗模式--------------------------------20
3.10.4软件通电/低功耗模式--------------------------------21
3.11 控制锁存器----------------------------------------------21
3.12 N控制锁存器--------------------------------------------22
3.13 R控制锁存器--------------------------------------------22
4.ADF4360-8芯片应用电路设计------------------------------------23
4.1选择合适的电感--------------------------------------------23
4.2固定频率的本地振荡器--------------------------------------24
4.3接口------------------------------------------------------25
4.3.1 ADuC812接口电路-------------------------------------25
4.3.2 ADSP-2181接口电路图---------------------------------26
4.4芯片尺度封装的PCB设计准则--------------------------------26
4.5输出匹配--------------------------------------------------26
5.ADF4360-8评估板-----------------------------------------------28
5.1ADF4360-8评估板简介---------------------------------------28
5.2硬件描述--------------------------------------------------29
5.2.1外部电感的选择--------------------------------------31
5.2.2 RF输出状态-----------------------------------------31
5.2.3 ADI SIM PLL-----------------------------------------31
5.3软件描述---------------------------------------------------34
5.4可编程软件设置---------------------------------------------34
6.总结----------------------------------------------------------35
参考文献---------------------------------------------------------36

1. ADF4360-8芯片简介
ADF4360-8是集成的整数N合成器和压控振荡器(VCO)。ADF4360-8的中心频率由外部电感设置。它允许的频率范围从65MHz到400MHz。芯片寄存器通过三线接口控制。设置的工作电源电压的范围是3.0V~3.6V,当不使用时可工作于低功耗模式。
特性
 输出频率范围: 65 MHz 至 400 MHz
 3.0 V 至 3.6个 V 电源
 1.8 V 逻辑相容性
 整数-N 的合成器
 可编程输出电源层
 3-线连载介面
 数传闭锁侦测
 硬件和软件低功耗的模式
应用
 产生系统时钟
 试验设备
 无线区域网络
 CATV 设备
N计数器
CMOS N计数器允许在PLL反馈计数器有一个宽范围的分频比率。当VCO的输出频率
≤400MHz时,计数器处于特殊的工作情况下。为了避免混淆,称它为B计数器。它产生的输出频率由对R计数器分频后的基准频率来设置。VCO的频率方程式为
fVCO=B×fREFIN/R
式中:fVCO是VCO的输出频率。
B是进二进制的13位计数器的预设分频比率(3~8191)。
fREFIN是外部基准频率振荡器频率。
3.3 R计数器
14位的R计数器允许将输入基准频率进行分频用来产生相位频率检波器(PFD)的基准时钟。分频比率的允许范围是1~16383。
3.4 相位频率检波器(PFD)和充电泵
PFD利用R计数器和N计数器(N=BP+A)的输入,产生一个与相位和频率差成比例的输出。图17是PFD的简化电路。PFD包括一个可编程延迟器件,这个器件控制反馈脉冲的宽度。这个脉冲信号能确保信号在PFD的传送功能、减小相位噪声与基准信号的寄生信号上没有死区。在R计数锁存器中,用ABP2和ABP1控制脉冲的宽度。其功能设置见表:

查看评论 已有0位网友发表了看法
  • 验证码: