[数字电子系统设计] 序列检测器

简介：一、实验目的： 1、掌握用Verilog HDL 实现状态机的方法； 2、利用状态机设计一个序列检测器。二、实验原理：序列检测器在数据通讯，雷达和遥测等领域中用于检测同步识别标志。它是一种用来检测一组或多组序列信号的电路。例如检测器收到一组...

论文简介
相关论文
论文下载

目录 - 参考资料

一、实验目的：
1、掌握用Verilog HDL 实现状态机的方法；
2、利用状态机设计一个序列检测器。

二、实验原理：
序列检测器在数据通讯，雷达和遥测等领域中用于检测同步识别标志。它是一种用来检测一组或多组序列信号的电路。例如检测器收到一组串行码{1110010}后，输出标志1，否则输出0。
考察这个例子，每收到一个符合要求的串行码就需要用一个状态进行记忆。串行码长度为7位，需要7个状态；另外，还需要增加一个“未收到一个有效位”的状态，共8个状态；S0～S7，状态标志等的下标表示有几个有效位被读出。
......