分频器的应用实验报告(包含VHDL语言设计)

简介：分频器是由计数器和相应的译码电路组成的，可以实现特定比例的输出波形，且不会有毛刺产生。而计数器是由Ｄ触发器，ＪＫ触发器等构成的，有同步和异步之分，可实现一定模值的循环计数，有时会有毛刺。分频器只用一个输出端，而计数器要用几个输出端。 ...

目录一．仿真波形
二．实验心得体会
三．思考题
四．实验波形如坐标纸上所示
五．ＶＨＤＬ

分频器是由计数器和相应的译码电路组成的，可以实现特定比例的输出波形，且不会有毛刺产生。而计数器是由Ｄ触发器，ＪＫ触发器等构成的，有同步和异步之分，可实现一定模值的循环计数，有时会有毛刺。分频器只用一个输出端，而计数器要用几个输出端。

查看评论已有0位网友发表了看法

栏目导航