您现在的位置:网站首页答辩论文工学论文电子论文

基于FPGA的三相锁相环路设计

  • 简介:总 页 数 : 80 Page / 字数 : 36295 原文 基于在学术上已经成熟的锁相环路的设计,应用VHDL语言实现了各种实验用的模块的三相锁相环控制算法。在FPGA芯片开发的过程中,由...
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
总 页 数 : 80 Page / 字数 : 36295
原文

基于在学术上已经成熟的锁相环路的设计,应用VHDL语言实现了各种实验用的模块的三相锁相环控制算法。在FPGA芯片开发的过程中,由于结构和工艺的改进,可编程(ASIC)芯片上包含的内容也越来越丰富,可实现的功能也越来越强,它们已经成为当今实现电子系统的集成化的重要手段,CPLD/FPGA在电路设计,板卡专用芯片,控制芯片以及算术专用芯片等方面的应用十分广泛。随着我国在芯片制造,设计方面支持力度的加大,电路设计,芯片设计方面的项目应用的广泛,这就需要我们充分的利用目前所掌握的知识技能来开发芯片,从而使成熟的电路走向简捷化。
1.2 研究内容及背景
电力系统广泛应用的柔性交流输电系统(Flexible AC Transmission Systems,简称FAGTS),如静止无功发生器(SVG)、有源电力滤波器(APF)、不间断电源(UPS)等,要求准确实时的系统电压相位信息,因此相位跟踪系统是描述系统重要的组成部分。常用的相位跟踪系统采用过零比较锁相环(PLL),它通过检测过零点来计算相位。由于过零点在每半个周期只出现一次,两点间不能获得相位信息,且过零点对谐波、不对称等干扰非常敏感,所以获得的检测结果,其动静态特性差,误差大。三相PLL利用d-q坐标变换检测相位和频率信息,动态特性较理想,能够满足实时性要求,对不对称、谐波也有较好的抗干扰能力。并且分析了电压存在不对称、谐波、偏移等干扰时,对三相PLL检测相位误差的影响。通过分离正序分量和负序分量,反馈正序电压分量表明,三相PLL能够获得更好的性能,但其算法比较复杂,一般采用DSP技术以软件方式实现。采用这种方法的优点比较灵活,但占用CPU的时间多,性能受限。基于现场可编门阵列(FPGA)硬件实现三相锁相环算法是一种全新的设计思想,它以纯硬件的方式并行处理,不占用CPU资源。只要合理的设计就能使系统达到很高的性能。用户可根据需要对FPGA进行重新编程,在最短时间内,以较低的成本设计出自己的专用集成电路......


 \ 目录

第1章 绪论 1
第2章 FPGA的概述 3
第3章 锁相环的原理及分析 15
第4章 EDA技术与VHDL及其发展过程 27
第5章 三相锁相环的FPGA实现结构及其VHDL描述 44


 \ 参考资料

1 求是科技.CPLD/FPGA应用开发技术与工程实践.人民邮电出版社,2005:1-50
2 路而红.专用集成电路设计与电子设计自动化.清华大学出版社,2004:71-88
3 罗国新.CMOS集成电路应用设计.福建科学技术出版社,2004:116-180
4 潘松,黄继业.EDA技术与VHDL.清华大学出版社,2005:1-80
5 Muhammad H.Rashid.电力电子技术手册.机械工业出版社,2004:507-520
6 李华德.交流调速控制系统.电子工业出版社,2003:92-130
7 陈伯时.电力拖动自动控制系统.机械工业出版社,2004,6(2):43-91
8 黄一夫.微型计算机控制技术.机械工业出版社,2004:56-78
9 胡华春,石玉.数字锁相环原理与应用.上海科学技术出版社,1990:5-43
10 方建邦,董献沈,王天玺.锁相环原理及其应用.人民邮电出版社,1988:33-38
11 赵俊超.集成电路设计VHDL教程.北京希望电子出版社,2002:55-63
12 孟宪元.可编程ASIC设计及应用.电子科技大学出版社,2000:12-33
13 刘明业.专用集成电路高级综合理论.北京理工大学出版社,2000:86-65
14 刘丽华.专用集成电路设计方法.北京邮电大学出版社,2000:95-100
15 Stefan Sjoholm.用VHDL设计电子线路.清华大学出版社,2000:12-40
16 曾繁泰,侯亚宁,崔元明.可编程器件应用导论.清华大学出版社,2001:32-46


 \ 简单介绍

随着电子技术的不断发展,电子系统的设计方法也发生了很大的变化,传统的设计方法正逐步退出历史舞台,而基于EDA技术的芯片设计正在成为电子系统设计的主流。大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),工程师可以利用它们在办公室或实验室里设计出所需要的专用集成电路,从而大大缩短了产品的上市时间,降低了开发成本。本文主要讲一种基于可编程逻辑阵列(FPGA)实现三相锁相环(PLL)控制器的数字化方案。在单片FPGA中,采用硬件描述语言VHDL实现了包括d,q坐标变换、PI调节器、压控振荡器(VCO)模块及其它实验用模块的三相锁相环控制算法。基于Simulink的仿真结果显示,在三相电压频率突变时,三相锁相环对输入信号频率和相位锁定时间小于两个基波周期的,稳态误差小。基于FPGA硬件逻辑实现的三相锁相环控制器实验结果表明,在三相电压畸变的输入下,动态和静态特性良好,对非线性负载和测量引起的谐波、直流偏移等干扰也不敏感,这种控制器能够满足柔性速度系统(FACTS)装置对电压和相位信息实时性和准确性的要求。

查看评论 已有0位网友发表了看法
  • 验证码: