论文简介：
课程设计-基于CPLD的数字跑表设计 共20页，3394字
一 总体设计思路
电子信息技术的迅猛发展，使现代电子设计技术发生了革命性的变化。这就是国外已经广泛采用的电子设计自动化技术，即EDA技术。利用EDA技术，电子系统工程师快速方面的实现数字系统的集成。EDA技术的载体是大规模可编程逻辑器件FPGA/CAPD的基础知识。EDA的逻辑描述主流方式是VHDL程序设计的编程基础。 设计开发软件有多种多样。一般采用MAX+plus II，它是美国Altera公司开发的大型可编程逻辑设计软件平台。支持Altera公司不同的可编程逻辑器件，能够满足用户各种各样的设计需要。MAX+plus II具有突出的灵活性和高效性。为设计者提供了多种可自由选择的设计方法和工具。
设计过程我们采用VHDL语言进行编程，通过使用MAX+plus II软件，基于Altera公司的EP1K30TC144—3实现硬件下载。
电子跑表具备计时，暂停，清零等多项功能，看似复杂。只要提纲挈领，针对各项功能按照基本要求设计相应的模块各个击破便能事半功倍。要能使跑表开机显示00.00.000，显然需要两个六十进制和一个千进制计数器（本设计用了十进制和百进制计数器代替）。而启停控制模块实现了启动，清零和暂停控制功能。要将分妙等计数分别显示在对应七段译码显示管上，可以通过片选信号来实现，因此片选模块应运而生。 同时设计一个扫描显示模块,只要频率足够大,就能够使计数正常显示。因实验箱不能提供频率为1000Hz的信号，固采用三千分频模块将3MHz 的信号进行分频而获得1000Hz的信号。控制启停的信号是通过按钮或开关来实现的。由于机械触点的弹性及电压突跳，触点在断开或闭合的瞬间会出现电压抖动。所以要进行消抖动处理。于是设计一个同步消抖动模块解决这个问题。

论文文件预览：
共1文件夹，1个文件，文件总大小：265.50KB，压缩后大小：186.74KB

• 课程设计-基于CPLD的数字跑表设计
• 基于CPLD的数字跑表设计 .doc  [265.50KB]