论文简介：
　　毕业设计 低噪声放大器的电路与版图设计，共48页，21561字
　　 摘要
　　 低噪声放大器作为射频接收机前端的第一级，它的噪声和增益等直接影响着整个接收机的性能。通过对低噪声放大器的各个性能指标之间关系的大量研究，对比各种拓扑结构的优缺点，设计了一个2.4GHz的具有非平衡变换功能的CMOS低噪声放大器和一个3-5GHz超宽带CMOS低噪声放大器。
　　 在具有非平衡变换功能的2.4GHz CMOS低噪声放大器的设计中，采用单端低噪声放大器与有源Balun结构通过耦合电容相级联的方法实现。先对单端低噪声放大器和有源Balun结构分别进行设计和仿真。单端低噪声放大器主要侧重优化它的噪声系数，并使其具有较高的增益。有源Balun结构则侧重于减小它的增益误差和相位误差，通过RC移相网络减小差分结构的增益误差和相位误差。最后把单端低噪声放大器和有源Balun结构进行联合仿真。仿真结果显示：设计的低噪声放大器在中心频率上噪声系数为0.71dB，增益为25.767 dB，输入输出反射系数均小于-20dB，电路总功耗为13.86mW,并且实现了完全的非平衡转换。
　　 通过对超宽带（UWB）低噪声放大器的几种常用输入匹配方式进行对比，确定放大器输入网络采用二阶切比雪夫滤波器级联电阻并联反馈结构，这种结构可以在宽频带内实现输入匹配，同时不引入过多的噪声。为了获得较高的增益，采用两级共源共栅结构作为放大级。输出级采用源极跟随器，源极跟随的电路具有高输入阻抗、低输出阻抗的特点，可以很好的完成输出端口阻抗匹配，同时可以起到缓冲器的作用。通过利用ADS仿真软件对放大器进行仿真和优化，在电路很宽的频带范围内实现了平坦的增益，浮动范围小于1dB。噪声系数为2.007dB。整个电路的总功耗只有10mW。
　　 采用北卡罗来纳大学实验室提供的0.18 CMOS工艺完成了两款低噪声放大器的版图设计。
　　 关键词：CMOS ，低噪声放大器，有源Balun，超宽带
　　
　　 目录
　　 第一章 绪论 1
　　 §1.1 CMOS低噪声放大器的研究背景 1
　　 §1.2 CMOS低噪声放大器的研究进展 1
　　 1.2.1 窄带CMOS低噪声放大器研究现状 1
　　 1.2.2 宽带CMOS低噪声放大器的研究现状 3
　　 §1.3 本文结构安排和组织 4
　　 第二章 低噪声放大器设计的基本理论 5
　　 §2.1 噪声理论 5
　　 2.1.1电阻噪声 5
　　 2.1.2 MOSFET的噪声模型 6
　　 2.1.3 低噪声放大器的噪声系数 7
　　 §2.2 线性度 7
　　 2.2.1 1dB压缩点 7
　　 2.2.2 三阶交调点 8
　　 §2.3低噪声放大器的优化设计 9
　　 2.3.1 噪声和功率同时匹配技术（SNIM） 9
　　 2.3.2 功率限制同时噪声和输入匹配技术 11
　　 第三章 具有非平衡变换功能的低噪声放大器的优化设计 13
　　 §3.1单端低噪声放大器的设计 13
　　 3.1.1 直流偏置电路 13
　　 3.1.2 单端低噪声放大器电路的仿真 15
　　 §3.2 有源差分平衡转换器（Balun）的设计 18
　　 §3.3具有非平衡变换功能的低噪声放大器的电路仿真 21
　　 第四章 3-5GHz超宽带低噪声放大器的设计 27
　　 §4.1 超宽带低噪声放大器的常用结构 27
　　 §4.2 超宽带低噪声放大器的设计指标 29
　　 §4.3 偏置电路 29
　　 §4.4 宽带输入匹配网络 29
　　 §4.5 源极跟随电路输出 31
　　 §4.6 超宽带低噪声放大器电路 31
　　 §4.7 电路仿真结果与分析 32
　　 第五章 低噪声放大器的版图设计 36
　　 §5.1 射频集成电路版图设计技术和方法 36
　　 5.1.1 MOS管的匹配 36
　　 5.1.2 Dummy 的设计 36
　　 5.1.3 射频集成电路设计的注意点 36
　　 §5.2 低噪声放大器的版图 37
　　 第六章 结论 39
　　 参考文献 40
　　 致谢………………………………………………………………………………43

论文文件预览：
共1文件夹，1个文件，文件总大小：3.51MB，压缩后大小：1.19MB

• 毕业设计-低噪声放大器的电路与版图设计
• S物理电子学__低噪声放大器的电路与版图设计.doc  [3.51MB]