毕业论文 基于VHDL语言的数字钟设计,共26页,8380字。(含任务书、前期报告、中期报告) 摘要: 本设计所设计的数字钟是以可编程逻辑器件(CPLD/FPGA)为基础,用硬件描述语言VHDL语言编写的具有时、分、秒、星期显示功能,时间可调,具有整点报时功能。电路主要有时间显示模块、时间设置模块以及译码模块。其最大的特点就是以软件的设计方式实现硬件的设计,将众多功能集中在一个芯片上,体积比较小,功能多,比较简单实用。 关键词:EDA技术;数字钟;可编程器件;VHDL语言。 目 次 1 引言 …………………………………………………………………………………1 2EDA技术简介 …………………………………………………………………………… 1 2.1EDA技术的涵义 ………………………………………………………………………1 2.2EDA技术的发展历程 …………………………………………………………………2 3总体设计方案……………………………………………………………………………3 3.1本设计要实现的目标…………………………………………………………………3 3.2本设计的总体设计框图……………………………………………………………3 3.3MAX+PLUSSII开发系统的特点………………………………………………………4 3.4EDA的工程设计流程 ………………………………………………………………… 5 4数字钟软件设计………………………………………………………………6 4.1星期模块设计………………………………………………………………6 4.2小时模块的设计……………………………………………………………………6 4.3分钟模块的设计………………………………………………………………7 4.4秒模块的设计 …………………………………………………………7 4.5各个模块连接后的总框图 ………………………………………………………8 5数字钟的硬件简单介绍 ………………………………………………………8 6调试过程 ……………………………………………………………………10 结论 ………………………………………………………………………………………12 主要参考文献、资料………………………………………………………………………14 致谢 …………………………………………………………………………15 附录 ………………………………………………………………………………………16 |
毕业论文 基于VHDL语言的数字钟设计
查看评论
已有0位网友发表了看法