您现在的位置:网站首页答辩论文工学论文电子论文

课程设计 基于FPGA音乐硬件演奏电路设计

  • 简介:  课程设计 基于FPGA音乐硬件演奏电路设计,共21页,8007字。
    类型:word   
    • 请与管理员联系购买资料 QQ:5739126
  • 论文简介
  • 相关论文
  • 论文下载
  课程设计 基于FPGA音乐硬件演奏电路设计,共21页,8007字。
   目录
   摘要 ---------------------------------------------------------------------------------------------1
   1. 系统设计总述
   1.1 设计要求-----------------------------------------------------------------------------------2
   1.2 系统组成 --------------------------------------------------------------------------------3
   2. 总体程序设计  
   2.1 顶层模块设计流程图 ------------------------------------------- 4
   2.2 顶层电路VHDL程序设计------------------------------------------5
   3. 单元模块程序设计
   3.1音乐节拍和音调发生器模块 --------------------------------------6
   3.2音乐谱对应分频预制数查表---------------------------------------8
   3.3音乐符数控11分频电路模块 -------------------------------------10
   3.4 乐曲演奏音符数据文件-------------------------------------------12
   3.5定制音符数据的ROM文件-----------------------------------------14
   4. VHDL音乐硬件演奏电路系统仿真与调试
   4.1 NoteTabs音乐节拍和音调发生器模块的仿 -------------------------16
   4.2 ToneTaba 分频预置数查表模块的仿真 ----------------------------16
   4.3 Speakera 音乐符数控分频模块的仿真 ---------------------17
   4.1扩大此音乐硬件演奏电路的通用性 -------------------------19
   5. 心得体会 ------------------------------------------------------------------------------21
   6. 参考文献 ------------------------------------------------------------------------------21
  
   摘要
   根据国家教委与专业教学委员会对教育机构的要求,为培养适应我国21世纪国民经济发展需要的电子设置人才;同时基于国家教委面向21世纪电工电子课程体系改革和电工电子工科教学基地建设两项教学改革研究成果。要求高等专科学校学生能够自己动手完成简单数字器件的设计。这不但反应了我国当前在电子电路的实验教学体系、内容和方法上的改革思路和教学水平的提高,更重要的是在加强以传统电子设计方法为基础的工程设计训练的同时,使学生能够尽快掌握现代电子设计自动化技术的新方法、新工具和新手段系统的、科学的培养了学生的实际动手能力、理论联系实际的能力、工程设计能力,创新能力,提高了学生对基础实验的兴趣。
   本次设计在EDA开发平台QUARTUS||6.0上利用VHDL语言设计数控分频器电路,利用数控分频的原理设计音乐硬件演奏电路,并定制LPM-ROM存储音乐数据,以“梁祝”和“月亮代表我的心”两首乐曲为例,将音乐数据存储到LPM-ROM,就达到了以纯硬件的手段来实现乐曲的演奏效果。只要修改LPM-ROM所存储的音乐数据,将其换成其他乐曲的音乐数据,再重新定制LPM-ROM,连接到程序中就可以实现其它乐曲的演奏。
   本设计采用的是杭州康芯电子有限公司生产的GW48-CK实验系统,FPGA目标芯片型号为Altera公司的Cyclone系列中的EPFl0K10LC84。芯片配置成功后即可进行硬件测试:选择实验电路结构图NO.1,使CLK 6MH2与C10ck9相接(接受6MHz时钟频率),CLK 4Hz与CLOCK2相接(接受4Hz时钟频率),发音输出接SPEAK,当乐曲一遍演奏完成后,乐曲发生器能自动从头开始循环演奏,按下SEL键时播放第二首歌,按下RST键时从头开始播放歌曲。
   关键词: FPGA/CPLD,音乐硬件演奏电路,VHDL语言设计,QUARTUS||6.0
查看评论 已有0位网友发表了看法
  • 验证码: