毕业设计 基于FPGA与MCS51单片机等精度频率计的设计 共52页,15924字 摘要:本文讨论了基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50MHz—100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。和传统的频率计相比,FPGA的频率计简化了电路板的设计,提高了系统设计的实现性和可靠性,测频范围 0.1Hz~1MHz;测频精度可达为0.0001%。 关键词:CPLD ;VHDL;等精度频率测量;MAX+plusⅡ;AT89C51 目录 引言 1 可编程逻辑器件(FPGA)简介 2 1.1 可编程逻辑器件的基本结构 2 1.2 硬件描述语言—VHDL 2 2 模数转换原理 2.1 取样定理 2 2.2 模数转换过程 2.3 模数转换类型 2.4 模数转换精度 2.5 模数转换芯片ADC0809 2.5.1 ADC0809特性 2.5.2 ADC0809内部逻辑结构 3 ADC0809采样控制电路的设计 2 3.1 系统设计方案 2 3.2 硬件电路设计 2 3.3 软件设计 2 3.3.1采样控制模块设计 3.3.2分频模块设计 2 3.3.3 输出显示模块设计 2 3.3.4 顶层模块设计 2 4 系统的功能仿真及分析 2 4.1 采样控制模块仿真及分析 2 4.1.1 新建工程 2 4.1.2 新建工程设计文件 2 4.1.3 综合 2 4.1.4 仿真 2 4.2 分频模块仿真及分析 2 4.3 输出显示模块仿真及分析 2 4.4 顶层模块仿真及分析 2 5 下载配置设计 2 5.1 建立用户约束文件(UCF) 2 5.2 引脚约束 2 6 下载 2 6.1 选择FPGA下载时钟 2 6.2 生成FPGA配置文件(BIT文件) 2 6.3 配置器件 2 结束语 2 参考文献 2 谢辞 2 |
毕业设计 基于FPGA与MCS51单片机等精度频率计的设计
查看评论
已有0位网友发表了看法